曝华为P40 Pro将推出陶瓷外壳的高配型号
陶瓷外壳，华为也要上了。
知名爆料大神evleaks在社交平台透露，即将到来的华为P40 Pro会推出陶瓷外壳的高配型号。
目前的爆料普遍显示，P40为6.1或6.2英寸直屏，P40 Pro则是四曲面设计，即6.5到6.7英寸曲面屏和曲面背壳。相信配合陶瓷出色的质感和耐磨性，P40 Pro特别版的手感、颜值有望更上一层楼。
关于P40 Pro的其它信息，除了肯定会搭载麒麟990 5G芯片外，主摄升级为5120万像素RYYB索尼定制CMOS（1300万四拜耳阵列）、大底，800万潜望式长焦可实现10倍光学变焦等。
不过，P40系列还有一些关键特性为网友所关注，比如高刷新率的支持情况、电池容量、全面屏技术方案如何选择（水滴、打孔、升降式）等等。
你对华为P40 Pro期待吗？具体的wishlist又是什么？不妨谈谈看法。
责任编辑：wv
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
华为
+关注
关注
218文章
35800浏览量
260735
发布评论请先 登录
相关推荐
热点推荐
Vishay Sfernice P16FNP金属陶瓷旋钮电位器技术解析：工业控制与音频应用的革新设计
Vishay/Sfernice P16FNP金属陶瓷旋钮电位器采用塑料旋钮，非常适合用于经济高效的设计。旋钮集成和驱动金属陶瓷电位器，这种结构将所需的电气间隙降至最低，因为仅安装硬件和
Vishay Sfernice P16F/PA16F金属陶瓷旋钮电位器技术解析
。由于安装硬件和端子位于面板的背面，因此这些紧凑型电位器还可将面板后面所需的电气间隙减小至仅15mm。P16FNM系列具有5000V~AC~ 的高介电强度、+40°C时的额定功率高达1W，性能可靠，开关
中科微电ZK40P80G：小封装大能量的P沟道MOS管新选择
中科微电推出的ZK40P80G P沟道MOS管，突破性地将-80A大电流、-40V高耐压与PDF
ZK40P80T：P沟道MOS管中的高功率性能担当
中科微电深耕功率器件领域，针对P沟道器件的应用痛点，推出了ZK40P80T这款高性能P沟道MOS管，以-40V耐压、-80A电流的强劲参数，
鸿利智汇旗下斯迈得推出高光效陶瓷白光LED
在户外照明、工业照明等应用领域持续拓展的背景下，市场对LED光源的功率、光效及环境耐受性提出了更高要求。近日，鸿利智汇集团旗下子公司斯迈得正式推出全新高光效陶瓷白光系列产品，以多项创新技术实现了高功率、
PZSDR 软件无线电 开发板系列板卡之P201Pro P203Pro 硬件说明—AD9361 AD9363
璞致PZSDR系列中的P201Pro/P203Pro板卡采用Xilinx ZYNQ7020主控搭配ADI AD9361/AD9363射频芯片（区别在于带宽），板卡提供三种供电方式（XH2.54
华为将推出鸿蒙折叠电脑
据媒体爆料，在5月19日华为将举办nova 14系列及鸿蒙电脑新品发布会；届时华为或将会推出全球首台鸿蒙折叠电脑， 从海报来猜测的话，类似折叠手机的折叠设计；鸿蒙折叠电脑是非凡大师系
CORE-V（OpenHW Group）CV32E40P 详细解读
CV32E40P 是 OpenHW Group 推出的开源 RISC-V 处理器 IP 内核，基于 PULP 平台的 RI5CY 内核演进而来，专为高效嵌入式系统设计。以下从技术架构、性能特性
鸿利智汇推出高光效陶瓷3535薄膜产品
在追求高效节能与极致光效的今天，传统照明技术的局限，存在阴阳色斑、能耗过高、适配复杂等问题。为解决这些问题，鸿利智汇全新推出高光效陶瓷3535薄膜产品，以荧光薄膜黑科技颠覆传统喷粉工艺，为工业、市政、商业照明注入全新活力。
LT40P150FJC P沟道增强型功率MOSFET规格书
电子发烧友网站提供《LT40P150FJC P沟道增强型功率MOSFET规格书.pdf》资料免费下载
发表于 03-07 11:28
•0次下载
陶瓷电容材质解析：村田MLCC的高稳定性优势
积大容量等特点，在电子领域树立了标杆。今天我们将深入介绍陶瓷电容的材质特性，并重点分析村田MLCC的高稳定性优势。 陶瓷电容的材质基础 陶瓷
电源滤波器的封装和外壳材料对其性能的影响
电源滤波器封装影响安装便利性和连接紧密度，外壳材料影响电磁屏蔽和适应性。金属、塑料、陶瓷等材料各有优劣，电子工程师需根据需求选择合适的封装和外壳，以确保滤波器性能。
陶瓷电容是怎么被发现发明的？
陶瓷电容是指用高介电常数的电容器陶瓷钛酸钡一氧化钛挤压成圆管、圆片或圆盘作为介质，并用烧渗法将银镀在陶瓷上作为电极制成的电容器。
config37中根据DACCLK配置jesd clock，请问下jesd clock大小是跟之前配的serdes pll配置的line rate成40倍关系的吗？
的serdes pll配置的line rate成40倍关系的吗？
关于速率，我fpga上每条line上发送的速率为5Gbps，dac输入的dacclk_p为500M时钟，pll配置DACCLK，M=40
发表于 12-13 08:02
工商网监
评论