0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

高速PCB设计怎样有技巧的布线

PCB线路板打样 来源:pcb世家 作者:pcb世家 2019-12-21 11:34 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

差分线对的工作原理是使接收到的信号等于两个互补并且彼此互为参考的信号之间的差值,因此可以极大地降低信号的电气噪声效应。而单端信号的工作原理是接收信号等于信号与电源或地之间的差值 ,因此信号或电源系统上的噪声不能被有效抵消。这就是差分信号对高速信号如此有效的原因,也是它用于快速串行总线和双倍数据率存储器的原因。

在差分线对中,正负两边都必须始终在相同的环境下沿着传输路径传送。正负两边必须紧靠在一起,以使正负信号经由这些信号上相应点的电磁场而彼此耦合。差分线对是对称的,因此它们的环境也必须对称。当然,完美的对称是不可能实现的,因为至少存在着尺寸公差。但设计师如果遵循一些基本规则还是可以获得接近理想的最佳差分信号结果。

建议

确保信号同一时间出现在每条线路的同一点上。要使走线的各段等长,如图中相同的字母表示的那样。如果差分线对带有串联端接电阻或共模滤波器,那么这些器件到差分驱动器正负两端引脚的连接距离应该是相等的。

最好按点到点布线,在任何情况下都要让分支线或支路 (图中的C)保持在0.6Tr英寸以内,这里Tr指驱动器输出上升时间。图中的A和E要尽可能使用相同的长度限制规则。

采用现场解决工具(field solver)设计走线间隔,这样可以方便地获得偶模和奇模阻抗值。50欧姆的电路板并不意味着偶模、奇模或差分特征阻抗也是50欧姆。

如果为了终止某个差分信号而将它端接到地或参考电压,就应考虑应害噪声着杂环境的影响被奇模阻抗。

还应考虑端接偶模或共模(偶模值的一半)以终止有害噪声。

如果在两条线间端接,应考虑差模阻抗(奇模阻抗的两倍)。

记住,只有在差分线对紧密耦合时,来自同一个源的辐射噪声才能被有效抑制,因为只有当走线彼此靠得非常近时,周围的电磁场才可能接近相同。

延长走线长度以便补偿互补输出信号之间的任何偏移都要在靠近驱动器处进行。

尽可能只以差分方式延长走线长度,记住左右弯曲的数量和风格应该保持平衡。

图:在差分线对中,正负两边都必须始终在相同的环境下沿着传输路径传送。

避免

用单端特征阻抗代替奇模和偶模阻抗作为终端阻抗:紧密耦合的差分线对是专门针对互补信号设计的。

只是保证走线总长度相等,而不是确保走线的每一段都相等。

差分线对的布线跨越电源或地平面的间隙。

在使用自动布线工具时忘记定义差分线对,这样只能得到单端布线。

让测试工程师在差分线对每一边的不同位置增加测试焊盘。测试焊盘相当于高阻抗器件的输入,因此很容易使差分线对失去平衡。

其它信号的布线过于平行地接近差分线对,或正好在下面或上面的另一层上,它们产生的串扰可能让差分信号失去平衡。

?在不相关的电源或地平面(例如单独的模拟电源平面) 的上面或下面布线差分线对。

忘了考虑板外连接去向。在利用仿真检查目标电路时,系统中其它板上的连接器、电缆和差分拓扑都应被建模。

被探针或测试设备的寄生电感和电容所蒙蔽。如果在差分线对的一边放置一个探针,很可能会致使差分线对失去平衡,这时的测量很容易被误导,设备也很可能在这种测试情况下出现假故障。

责任编辑:ct

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • pcb
    pcb
    +关注

    关注

    4417

    文章

    23965

    浏览量

    426154
  • 华强pcb线路板打样

    关注

    5

    文章

    14629

    浏览量

    44713
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    高速数字PCB为什么不能全自动布线

    说起来,每次看到新来的工程师对着PCB设计软件猛点"自动布线"按钮,我都忍不住想上去拦一把。不是我看不起自动布线这功能,坦白讲对于低速、低复杂度的板子,它确实香——省时省力,还能
    的头像 发表于 04-22 09:41 733次阅读
    <b class='flag-5'>高速</b>数字<b class='flag-5'>PCB</b>为什么不能全自动<b class='flag-5'>布线</b>

    技术资讯 I PCB设计三大顽疾:规则乱、布线慢、叠层偏——Allegro X Designer 的系统级解法

    高速、高密度的PCB设计项目中,工程师的设计早已迈入了另外一个台阶——从“连通即可”的基础要求,跃迁至以规则驱动、以仿真验证、以工艺为导向的精密设计时代。本文基于AllegroXDesigner
    的头像 发表于 03-27 16:44 7425次阅读
    技术资讯 I <b class='flag-5'>PCB设计</b>三大顽疾:规则乱、<b class='flag-5'>布线</b>慢、叠层偏——Allegro X Designer 的系统级解法

    EMC PCB设计总结

    EMC PCB设计总结
    发表于 03-23 14:52 13次下载

    PCB设计 | AI如何颠覆PCB设计?从手动布线到智能自动化的30年演进

    软件整合了iCDStackup、PDN和CPWPlanner。可在www.icd.com.au网站上下载此软件。传统的PCB设计过程往往既耗时又耗力。布线复杂的P
    的头像 发表于 11-27 18:30 5198次阅读
    <b class='flag-5'>PCB设计</b> | AI如何颠覆<b class='flag-5'>PCB设计</b>?从手动<b class='flag-5'>布线</b>到智能自动化的30年演进

    PCB设计与打样的6大核心区别,看完少走3个月弯路!

    一站式PCBA加工厂家今天为大家讲讲PCB设计PCB打样什么区别?PCB设计和打样之间的区别。PCB设计(Printed Circuit
    的头像 发表于 11-26 09:17 742次阅读
    <b class='flag-5'>PCB设计</b>与打样的6大核心区别,看完少走3个月弯路!

    高频PCB布线“避坑指南”:4大核心技巧让信号完整性提升90%

    一站式PCBA加工厂家今天为大家讲讲高频PCB布线设计有什么技巧?高频PCB设计布线技巧。高频PCB布线
    的头像 发表于 11-21 09:23 1017次阅读
    高频<b class='flag-5'>PCB</b><b class='flag-5'>布线</b>“避坑指南”:4大核心技巧让信号完整性提升90%

    高速PCB设计EMI避坑指南:5个实战技巧

    一站式PCBA加工厂家今天为大家讲讲高速PCB设计EMI什么规则?高速电路PCB设计EMI方法与技巧。在
    的头像 发表于 11-10 09:25 795次阅读
    <b class='flag-5'>高速</b><b class='flag-5'>PCB设计</b>EMI避坑指南:5个实战技巧

    深度解读PCB设计布局准则

    无论您是在进行高速设计,还是正在设计一块高速PCB,良好的电路板设计实践都有助于确保您的设计能够按预期工作并实现批量生产。在本指南中,我们汇总了适用于大多数现代电路板的一些基本PCB设计
    的头像 发表于 09-01 14:24 7728次阅读
    深度解读<b class='flag-5'>PCB设计</b>布局准则

    高速PCB设计挑战 Allegro Skill布线功能 自动创建match_group

    在进行高速PCB设计的过程中,常常会遇到一个挑战,那就是高速信号的时序匹配问题。为了确保信号的同步到达,设计者需要对特定的高速信号组进行等长设计。手动进行这样的操作可能会非常繁琐且容易
    的头像 发表于 06-16 11:54 2709次阅读
    <b class='flag-5'>高速</b><b class='flag-5'>PCB设计</b>挑战  Allegro Skill<b class='flag-5'>布线</b>功能 自动创建match_group

    高速PCB布局/布线的原则

    目录:一、布线的一般原则1、PCB板知识2、5-5原则3、20H原则4、3W/4W/10W原则(W:Width)5、重叠电源与地线层规则6、1/4波长规则7、芯片引脚布线二、信号走线下方添加公共接地
    的头像 发表于 05-28 19:34 2673次阅读
    <b class='flag-5'>高速</b><b class='flag-5'>PCB</b>布局/<b class='flag-5'>布线</b>的原则

    PCB设计如何用电源去耦电容改善高速信号质量

    PCB设计电源去耦电容改善高速信号质量?!What?Why? How?
    的头像 发表于 05-19 14:27 933次阅读
    <b class='flag-5'>PCB设计</b>如何用电源去耦电容改善<b class='flag-5'>高速</b>信号质量

    符合EMC的PCB设计准则

    时源芯微专业EMC/EMI/EMS整改 EMC防护器件 就ESD问题而言,设计上需要注意的地方很多,尤其是关于GND布线的设计及线距,PCB设计中应该注意的要点: (1) PCB板边间距规范:
    的头像 发表于 05-15 16:42 1059次阅读

    高层数层叠结构PCB布线策略

    高层数 PCB布线策略丰富多样,具体取决于 PCB 的功能。这类电路板可能涉及多种不同类型的信号,从低速数字接口到具有不同信号完整性要求的多个高速数字接口。从
    的头像 发表于 05-07 14:50 1857次阅读
    高层数层叠结构<b class='flag-5'>PCB</b>的<b class='flag-5'>布线</b>策略

    高速PCB板的电源布线设计

    随着集成电路工艺和集成度的不断提高,集成电路的工作电压越来越低,速度越来越快。进入新的时代后,这对于PCB板的设计提出了更高的要求。本文正是基于这种背景下,对高速PCB设计中最重要的环节之一一电源
    发表于 04-29 17:31

    DDR模块的PCB设计要点

    高速PCB设计中,DDR模块是绝对绕不过去的一关。无论你用的是DDR、DDR2还是DDR3,只要设计不规范,后果就是——信号反射、时序混乱、系统频繁死机。
    的头像 发表于 04-29 13:51 3184次阅读
    DDR模块的<b class='flag-5'>PCB设计</b>要点