高层数层叠结构PCB的布线策略

博客作者：Zachariah Peterson

高层数 PCB 的布线策略丰富多样，具体取决于 PCB 的功能。这类电路板可能涉及多种不同类型的信号，从低速数字接口到具有不同信号完整性要求的多个高速数字接口。从布线规划和为各接口分配信号层的角度来看，这无疑是一项极具挑战性的任务。

提及高层数 PCB 的布线策略，就不得不谈到众多BGA封装的引脚布局设计。高引脚数 BGA 通常包含多种不同的数字接口，尤其是当元件为典型的微处理器或FPGA时。这是导致 PCB 层数增加的最常见因素之一。

由于高层数设计中往往同时面临多个挑战，本文将逐一解析这些挑战，并分享能够成功实现高层数 PCB 布线的实用策略。

是什么导致 PCB 层数增加？

如引言所述，导致 PCB 层数变高的最常见因素是大型BGA元件的存在。这类元件在器件底部具有高密度引脚，为使信号到达每个引脚，需要更多的线路层。由于这些元件多为专用ASIC、微处理器或FPGA，它们还集成了大量对信号完整性和布线要求各异的数字接口，以及众多电源和接地引脚。

许多设计师都能熟悉估算 BGA 引脚全连接所需层数的简单公式。当 BGA 的焊球间距足够大（允许在引脚间布线）时，每层信号层可容纳两行 BGA 引脚：

对于粗间距 BGA 封装（焊球间可布置走线），每层可布线 2 行 / 列信号。 部分 BGA 封装的焊盘布局较为复杂，内层行可能存在缺失的焊球（如下图示例），此类 BGA 的层数计算通常不同于上述标准 BGA。

当元件引脚间距极细（BGA 焊盘间无法布线）时，所需层数需翻倍；若大量引脚为电源和接地引脚，层数则会减少。此外，大量四方扁平封装（Quad 封装）也可能导致高层数需求，但其引脚数通常远低于中等尺寸 BGA（高端 Quad 封装约有几百个引脚，而中等 BGA 引脚数更高）。

四大核心布线策略

策略 1：“无策略”

“无策略” 策略是迄今为止最简单的方法，其核心是在确保可布线性的同时尽量减少层数。具体实施方式包括：选择所需层数并通过标准扇出方法从 BGA 布线、采用固定层数紧凑排布所有走线，或自由布线并根据需求添加新信号层。该策略适用于以下场景：

无需按阻抗规格将不同信号分隔到不同层

所有接口均无阻抗要求（如串行外设接口 SPI）

所有接口的阻抗要求一致

有阻抗规格要求的接口数量极少（如 1-2 个）

尽管采用这种策略的布线可能显得不够规整，但通过弱化信号完整性要求以换取可布线性，能有效控制层数，避免其层数高于其他策略。

示例：该并行接口从 BGA（右下角）起始布线，连接至外接 LCD 模块（左上角）。

策略 2：按接口优先级分配层

在此策略中，特定的阻抗受控接口会被分配专属的信号层，并且主要在这些层内进行布线。制造商随后采用阻抗控制方法，确定构建电路板层叠结构时使用的电气特性。当存在多个需要阻抗控制且可能具有不同目标阻抗值的高速接口时，可采用这种策略。对于部分差分接口，尽管其标称阻抗目标相同，但带宽需求可能不同，这就需要为不同接口设置不同的线宽和间距。 在下方示例图中，展示了 16 层叠结构中多个数字接口的分层分配情况，涉及的接口包括：

DDR4

CSI-2

1 Gbps LVDS

10 Gbps 以太网

具体可见下方图表中这些接口如何被分配到不同层中。

高层数 PCB 中多数字接口的高速布线示例 您会注意到这些层上存在一些空白区域。需要明确的是，这种分层策略的主要目标是让制造商更容易实现阻抗规格定义。当每层仅对应一种阻抗规格时，制造商就能更便捷地生产出满足每个接口阻抗目标的层叠结构。 该策略的缺点在于可能会导致层数增加，且部分层会出现未利用的空白区域。若有需要，您可以用额外的地线或铜电源铺铜来填充一些空白区域。在某些设计中，我倾向于将这些区域用于布置电源铺铜，这甚至可能让我省去一个专用电源层。此外，您仍然可以使用这些阻抗控制层来传输低速或配置信号，只要它们不要挤得太靠近高速走线即可。

策略 3：高速层与低速层分离

此策略适用于需要阻抗控制的接口数量较少，或所有阻抗受控接口具有相同阻抗要求的场景。通过将信号分隔到专用的高速层和低速层，可实现更清晰的分层设计。这类似于在六层板中设置四个信号层，将低速信号层相邻放置的做法。 这种策略适合采用正交布线（相邻层信号走向垂直），尤其当低速信号分布在相邻层时效果更佳。例如，下方示例中的布线在两个不同层上的元件之间采用正交走向：

这些输入 / 输出（I/O）属于同步SDRAM接口，通过正交布线方法可轻松连接至存储芯片。 由于低速信号占比比较高，此策略面临的信号完整性挑战较少，有助于维持合理的层数，避免因过度分层导致设计复杂。

策略 4：电源与信号共层设计

在高层数电路板设计中，我经常采用的另一种布线策略是将部分信号与电源铺铜整合到同一层。 层数增加的常见原因不仅是需要布线的信号或接口数量庞大，多个电源通路和电源供应也会导致层数上升。新手设计师可能认为每个电源通路都需要一个专用电源层，但这会导致创建过多层数，使用不必要的铜箔。更优的策略是将电源通路以多边形铺铜形式绘制在层上。 在绘制了电源铺铜的层中，允许布置信号走线，尤其是低速信号或配置信号。如下图所示的示例布线：

只要保持足够间距，在电源层布线是可行的。 这种方法可与策略 2 结合使用，利用未分配给接地层的剩余层来布置低速信号，而高速信号仍可根据需要在策略 2 下拥有专属层。通过省去专用电源层和低速信号层，有效避免层数过高。 此外，含电源铺铜的层仍可布置阻抗受控走线，但需执行间距规则以防止过大电容影响走线阻抗。这与在共面接地层布线的原理一致：避免使用全局电气间距规则，而是创建网络和层专属的间距规则。在 Altium Designer 中，可通过自定义查询（利用 InNet/InNetClass 和 InLayer 条件）设置此类规则。

无论是制造电力电子设备，还是应对跨领域协作挑战，Altium Designer 的全套 PCB 设计功能与 Altium 365 平台都能轻松满足需求，支持设计数据无缝共享与生产流程高效推进。这仅仅是 Altium 解决方案的一小部分，立即免费试用 Altium Designer + Altium 365，探索高层数 PCB 设计的无限可能！

关于Altium

Altium有限公司隶属于瑞萨集团，总部位于美国加利福尼亚州圣迭戈，是一家致力于加速电子创新的全球软件公司。Altium提供数字解决方案，以最大限度提高电子设计的生产力，连接整个设计过程中的所有利益相关者，提供对元器件资源和信息的无缝访问，并管理整个电子产品生命周期。Altium生态系统加速了各行业及各规模企业的电子产品实现进程。