日本召开的VLSI 2019峰会上公开在先进制程工艺方面的进度

上个月在日本召开的VLSI 2019峰会上，台积电（下称TSMC）举办了一次小型的媒体会，会上他们公开了目前他们在先进制程工艺方面的进度。这篇文章就带大家来梳理一下目前TSMC的先进工艺进度，对于未来两到三年半导体代工业界的发展有个前瞻。

图片来自于WikiChip，下同

注：这篇文章大部分内容翻译自WikiChip对上述两次会议中台积电披露内容的一篇汇总文。由于小编不是学电路或者说电子科班出身，所以文中在电路知识相关内容的翻译上可能有问题，请各位读者见谅，如有问题敬请在评论指出。

原版7nm工艺（N7）

TSMC认为他们的7nm工艺（N7）是目前可用的半导体工艺中最为先进的。在VSLI峰会上面，TSMC披露了7nm工艺的一些技术细节。目前除了少部分主要客户（小编：某VIDIA），大多数TSMC的客户都表示将直接从TSMC 16nm节点工艺直接转到7nm节点工艺。

TSMC各节点工艺关键特征对比表

TSMC的10nm节点将是一代短命的工艺，看起来更像是一代用于过渡的工艺。相比起16nm节点工艺，7nm可以提供3.3倍的门电路密度，在同等功耗上提供35~40%的速度提升或者可以降低65%的功耗。

不过7nm技术的亮点更加在于TSMC对于良率的控制，根据TSMC给出的信息，得益于在10nm工艺上面的经验，7nm工艺的成熟速度是有史以来最快的。随着7nm工艺纷纷被高性能计算领域所使用，TSMC开始分别向移动端客户和生产250mm^2^以上Die大小的HPC客户报告不同的缺陷密度。

有趣的是，TSMC发现他们7nm节点工艺的需求在每季度以1%的速度下降着，同时他们利润的主要来源还是成熟的16nm节点工艺，不过他们认为，7nm工艺将提供整个年度25%的利润。

第二代7nm工艺（N7P）

TSMC已经开始提供优化版的7nm制程了，他们把这种工艺命名为"N7 Performance-enhanced version"，简写为N7P，翻译过来就是7nm性能增强版，一般称之为“第二代7nm工艺”或者“7nm year 2”。

N7P是在原版基础上对某些生产步骤（例如FEOL和MOL）进行了优化，从而得到了约7%的性能提升，或者10%的省电效果。

7nm EUV（N7+）

TSMC内部将首次引入EUV（极紫外线光刻）技术的7nm工艺称之为"N7+"，不要把它和上面的“第二代7nm工艺”给搞混了，那种仍然是采用目前常用的DUV（深紫外线光刻）。N7+已经在上个季度进入了量产环节，TSMC表明这种新工艺的产量已经可以达到原来7nm工艺的水平了。

相较于初代7nm工艺，N7+可以提供1.2倍的密度提升，同等功耗水平下提供10%的性能增幅，或者同性能节省15%的功耗。纸面数据上的表现当然是比上面的N7P还要强一些。当然，使用新的EUV技术也意味着需要在物理上重新实现一遍芯片，并且使用新的EUV掩膜。

6nm节点（N6）

6nm节点是N7（初代7nm工艺）的EUV等效工艺，计划使用比N7+更多的EUV层，它兼容于N7工艺，目的是为大部分客户提供制程的升级。在N6工艺上，有些N7节点的设计将会采用新的方式来实现，最终将提供约18%的密度提升。

比较特别的是，N6工艺进入实际生产的时间将会比N5还要晚，风险生产将会在明年早些时候开始，在2020末开始工艺爬坡。正因如此，TSMC称他们将会把在N7+和N5这两种工艺上学习到的经验运用于N6上面。

5nm节点（N5）

TSMC 5nm工艺节点（N5）将会是7nm之后的下一个“完全节点（小编注：比如Intel的22nm到14nm为一个完全节点）”，在今年第一季度，它已经进入了风险生产，预计将于明年上半年开始工艺爬坡。N5会广泛地使用EUV技术，TSMC表示N5节点工艺的发展工艺与N7相似，并且目前已经达到了一个非常高水平的产量。

相较于N7节点，TSMC宣称N5将提供1.8倍的密度，同功耗15%的性能提升或者同性能30%的节能。同样地，N5也会像N7那样为移动端和HPC用途提供两种额外选项。相比起N7工艺，N5的HPC选项将提供最高达25%的性能提升。

TSMC 5nm节点技术特征预测

在WikiChip的预计中，TSMC 5nm将比Intel和三星的下一个完全节点工艺成熟时间更早。

第二代5nm工艺（N5P）

如同7nm节点时候的情况，TSMC计划将提供一种5nm工艺的优化版，名称也类似：N5 Performance-enhanced version，代号N5P。与N7P类似，N5P也在某些生产步骤（例如FEOL和MOL）进行了优化，相比起N5工艺，N5P可以提供同功耗下7%的性能提升或是同性能下15%的省电。

不过目前N5P的具体时间线仍然是未知的，但有迹象表明TSMC会在2020年末或2021年初将其推出。

3nm节点（N3）

TSMC表示他们的3纳米工艺进展顺利，预计将于2022年左右正式引入。就像我们之前知道的那样，目前的FinFET已经不能满足于3nm节点时代的生产了，业界目前计划引入新的GAA（闸极全环 Gate-all-around）技术。但不能排除TSMC和Intel会继续使用生产更容易、成本更加低的FinFET，因为它尚有潜力可以被挖掘，而三星已经计划在3nm上面引入GAA技术了。WikiChip更加倾向于TSMC会继续在3nm节点上面使用FinFET，而会在随后的工艺节点中引入GAA技术。目前还没有更多关于TSMC 3nm工艺的信息。

总结

在成为世界上最大的半导体代工厂之后，TSMC并没有停止他们的脚步，相反，他们保持着新工艺的研发速度，从目前披露出来的进度来看，他们已经领先于Intel和其他半导体生产商了。先不论这个工艺节点命名中有多少水分，但就目前7nm工艺的表现来看，TSMC确实是对得起“最先进”之名的。

所谓有竞争才有发展，在之前的时代中，TSMC、三星和GF都没有对Intel构成过像样的威胁，所以Intel才会在10nm工艺上制定如此激进的目标，导致其难产至今。不过10nm工艺的芯片已经开始出货了，当然早期10nm的表现肯定是不如现在14nm++的。如果按照Intel以前的做法，他们肯定是会去吃透10nm再转进下一代7nm节点工艺的，但是竞争对手的速度已经容不得他们慢慢吃透工艺了。前不久Intel的CEO在一场峰会中宣称将于两年内提供7nm工艺，那么他们究竟能不能做到呢？让我们拭目以待。