铠侠最新HBF产品！5TB大容量、64GB/s高带宽

电子发烧友网综合报道，铠侠最近成功研发了一款对大规模人工智能（AI）模型至关重要的大容量、高带宽闪存（High-Bandwidth Flash）模块原型。此项成果在日本国家研究开发机构——日本新能源产业技术综合开发机构（NEDO）委托的“后5G信息和通信系统基础设施增强研发项目（JPNP20017）”的框架内完成。新闪存模块拥有5TB大容量和64GB/s高带宽。
 
在后5G/6G时代，无线网络有望实现更高速度、更低延迟以及同时连接更多设备的能力。然而，将数据传输到远程云服务器进行处理，将增加整个网络（包括有线网络）的延迟，严重影响实时应用的性能表现。因此，需要大规模采用部署在用户侧的MEC服务器，以推动各行业的数字化转型。此外，近年来，市场对生成式AI等高级AI应用的需求也在不断增长。随着MEC服务器性能的提升，闪存模块也需要具备更大的容量和更高的带宽。
 
在此背景之下，铠侠启动了本项目，旨在利用闪存技术来提升存储器模块的容量和带宽。公司已成功研发出5TB容量、64GB/s带宽的闪存模块原型，并验证了其可操作性。
 
为解决传统存储器（如DRAM）在容量和带宽之间的权衡难题，铠侠研发了一种采用菊花链连接技术连接闪存的新型模块配置。此外，还研发了可实现128Gbps带宽的高速收发器技术，以及一系列提升闪存性能的技术。这些创新均已成功应用于存储控制器和闪存模块。
新闪存模块将支持在后5G/6G移动边缘计算（MEC）服务器等平台上运行物联网（IoT）、大数据分析和高级AI处理，从而加速数字化转型。
 
 
图 1: 新闪存模块及其用例
 
 
 
采用菊花链连接技术
 
为了同时实现存储器模块的大容量和高带宽，铠侠并未采用传统的总线连接技术，而是采用了以环形方式连接控制器和多个闪存芯片的菊花链连接技术（见图2）。这样，即便闪存芯片的数量增加，带宽也不会减少，从而实现远超传统上限的大容量。
 
图2：菊花链连接
 
128 Gbps PAM4高速低功耗收发器
 
存储控制器之间的菊花链未采用传统的并行信号技术，而是采用了高速差分串行信号技术，以减少连接数量。此外，本项目还采用了PAM4（四电平脉冲幅度调制）技术，以低功耗实现了128 Gbps高带宽（见图3）。
 
图3：128Gbps PAM4高速低功耗信号传输的实测结果
（接收与再生波形）
 
提升闪存性能的技术
为缩短存储器模块中闪存的读取延迟，铠侠研发了闪存预取技术。该技术可在顺序访问时预先提取数据，以最大限度地降低延迟。该技术已应用到控制器中。此外，通过在存储控制器和闪存的接口上采用低振幅信号和失真校正/抑制技术，已将存储带宽提升至4.0 Gbps。
 
存储控制器与闪存模块原型制作
 
通过采用128 Gbps PAM4高速低功耗收发器以及上述提升闪存性能的技术，铠侠已经成功试制出存储控制器与闪存模块的原型。该原型采用PCIe® 6.0（64 Gbps，8通道） 作为连接服务器的主机接口。原型测试表明，在功耗低于40瓦的情况下，可实现5TB容量和64GB/s带宽。
 
除物联网、大数据分析和边缘高级AI处理等领域之外，铠侠目前正积极推动此项研究成果的早期商业化和实际应用，以抓住生成式AI等新一轮市场机遇。
 
闪迪也在构建HBF技术和生态
 
今年初，SanDisk闪迪就展示了其最新研发的高带宽闪存（HBF），这是一种专为 AI领域设计的新型存储器架构。
 
 
 
在设计上，HBF结合了3D NAND闪存和高带宽存储器（HBM）的特性，能更好地满足AI推理的需求。

HBF的堆叠设计类似于HBM，通过硅通孔（TSVs）将多个高性能闪存核心芯片堆叠，连接到可并行访问闪存子阵列的逻辑芯片上。也就是基于 SanDisk的 BICS 3D NAND 技术，采用CMOS直接键合到阵列（CBA）设计，将3D NAND存储阵列键合在I/O 芯片上。

HBF 打破了传统的 NAND 设计，实现了独立访问的存储器子阵列，超越了传统的多平面方法，这种设计提高了存储器的并行访问能力，从而提升了带宽和吞吐量。

HBF可匹配HBM的带宽，同时以相近的成本实现每个堆栈的容量比HBM高出8到16倍。HBF使用16个核心芯片，单堆栈容量可达512GB，8HBF 堆栈可实现 4TB的容量。
 
今年8月，Sandisk闪迪宣布与SK海力士签署具有里程碑意义的谅解备忘录，双方将携手制定高带宽闪存（High Bandwidth Flash，HBF）技术规范。这项新兴技术旨在为下一代人工智能推理提供突破性的存储容量和性能支持。通过此次合作，双方将致力于推动该技术规范标准化，明确技术要求，并共同探索构建高带宽闪存技术生态系统。