华力微电子基于Cadence Encounter开发55纳米平台的参考设计流程

　　【中国，2013年8月15日】——全球电子设计创新领先企业Cadence设计系统公司（NASDAQ:CDNS）与上海华力微电子有限公司，今天共同宣布华力微电子基于Cadence ® Encounter® 数字技术交付出55纳米平台的参考设计流程。从现在起，华力微电子首次在其已建立的55 纳米工艺平台上实现了从 RTL到GDSII的完整流程，它也是Cadence与上海华力紧密合作的结果。

　　在该流程中所使用的Cadence数字工具包括RTL Compiler、Encounter Digital Implementation 系统、Conformal LEC、QRC Extraction、Encounter Timing 系统、Encounter Power 系统和Physical Verification 系统。除了Cadence工具以外，全芯片流程彰显华力微电子55纳米库、存储器IP和IO功能特色。

　　“通过与Cadence紧密合作，我们可为客户提供基于Cadence和华力微电子先进技术的完整 55纳米参考设计流程，”华力微电子副总栽舒奇表示，“我们期待继续与Cadence合作为客户提供高品质硅晶的最快捷径。”

　　“华力微电子公司自2010成立以来，有着令人印象深刻的成功纪录，并已成为Cadence 重要合作伙伴，”Cadence公司销售副总栽刘国军表示。“我们共同的努力帮助设计人员有效实施和验证他们设计的同时，又赢得产品投放市场的时间目标。”

　　关于Cadence

　　Cadence公司成就全球电子设计技术创新，并在创建当今集成电路和电子产品中发挥核心作用。我们的客户采用Cadence的软件、硬件、IP、设计服务，设计和验证用于消费电子、网络和通讯设备以及计算机系统中的尖端半导体器件。公司总部位于美国加州圣荷塞市，在世界各地均设有销售办事处、设计中心和研究机构，以服务于全球电子产业。关于公司、产品及服务的更多信息，敬请浏览公司网站www.cadence.com

　　关于华力微电子

　　上海华力微电子有限公司（华力微电子）是中国大陆领先的12英寸集成电路芯片代工企业。公司于2010年1月在上海张江高科技园区成立，投资总额145亿元人民币，其中注册资金79亿元人民币，投资方为上海联和投资有限公司、上海华虹（集团）有限公司、上海华虹NEC电子有限公司、上海宏力半导体制造有限公司。华力微电子的工艺技术从55纳米工艺为起点，主要技术包括55纳米低功耗工艺、40纳米低功耗工艺、55纳米高压工艺和特殊应用工艺等。欢迎访问公司网站www.hlmc.cn了解更多信息。