Cadence 定制/模拟设计迁移流程加速 TSMC 先进制程技术的采用

● AI 驱动的 Cadence Virtuoso Studio 助力 IC 设计在 TSMC 的制程技术之间实现迁移时自动优化电路

●新的生成式设计技术可将设计迁移时间缩短 3 倍

//

中国上海，2023 年 9 月 27 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布扩展基于 CadenceVirtuosoStudio 的节点到节点设计迁移流程，能兼容所有的 TSMC（台积电）先进节点，包括最新的 N3E 和 N2 工艺技术。这款生成式设计迁移流程由 Cadence 和 TSMC 共同开发，旨在实现定制和模拟 IC 设计在 TSMC 先进制程之间的自动迁移。与人工迁移相比，使用该流程的客户可最多将迁移时间缩短 3 倍。

Virtuoso Studio 可自动将原理图单元、参数、引脚和连线从一个 TSMC 制程节点迁移到另一个制程节点。然后 Virtuoso ADE Suite 的仿真和电路优化环境将对新原理图进行调整和优化，确保设计达到所有要求的规格和测量结果。此后 Cadence 和 TSMC 的共同客户可以利用 Virtuoso Layout Suite 提供的生成式设计技术，自动识别和提取现有 layout 中的器件组，并将它们应用到新 layout 中的相似器件组中。

该流程允许用户在 TSMC 的制程技术上迁移各种模拟设计。支持的 TSMC 制程节点包括：

1	N40 到 N22
2	N22 到 N12
3	N12 到 N6
4	N6 到 N4
5	N5 到 N3E
6	N4/N5 到 N3E
7	N3E 到 N2

“许多 TSMC 客户都想将旧设计迁移到 TSMC 先进制程，从而充分利用 TSMC 提供的更高性能和更低功耗，”TSMC 设计基础设施管理事业部负责人Dan Kochpatcharin 说道，“我们与 Cadence 密切合作，让双方的共同客户能够轻松迁移宝贵的定制 IP。这些经过增强的 PDK 和方法学可以简化并加速设计迁移流程，加快产品上市。”

“我们与 TSMC 在定制/模拟制程迁移方面继续深化合作，这让双方的共同客户可以利用我们的生成式技术，省时省力地完成定制/模拟设计迁移，”Cadence 高级副总裁兼定制 IC 与 PCB 事业部总经理 Tom Beckley 说道，“在新推出的 Virtuoso Studio 中，我们开发了一个高级迁移流程帮助双方的共同客户提高生产力，满足严苛的上市目标。”

Cadence Virtuoso Studio 支持 Cadence 智能系统设计（Intelligent System Design）战略，助力实现系统级芯片（SoC）的卓越设计。

如需进一步了解 Virtuoso Studio，请访问

www.cadence.com/go/VirtuosoStudioDesignMigration

（您可复制至浏览器或点击阅读原文打开）

关于 Cadence

Cadence 是电子系统设计领域的关键领导者，拥有超过 30 年的计算软件专业积累。基于公司的智能系统设计战略，Cadence 致力于提供软件、硬件和 IP 产品，助力电子设计概念成为现实。Cadence 的客户遍布全球，皆为最具创新能力的企业，他们向超大规模计算、5G 通讯、汽车、移动设备、航空、消费电子、工业和医疗等最具活力的应用市场交付从芯片、电路板到完整系统的卓越电子产品。Cadence 已连续九年名列美国财富杂志评选的 100 家最适合工作的公司。如需了解更多信息，请访问公司网站www.cadence.com。

2023 Cadence Design Systems, Inc. 版权所有。在全球范围保留所有权利。Cadence、Cadence 徽标和 www.cadence.com/go/trademarks 中列出的其他 Cadence 标志均为 Cadence Design Systems, Inc. 的商标或注册商标。所有其他标识均为其各自所有者的资产。