Cadence 与 Arm 合作，成功利用 Cadence AI 驱动流程加速 Neoverse V2 数据中心设计

内容提要

● Cadence 优化了其 AI 驱动的 RTL-to-GDS 数字流程，并为 Arm Neoverse V2 平台提供了相应的 5nm 和 3nm 快速应用工具包（RAK），助力设计人员更快地将设计推向市场

●Cadence AI 驱动的验证全流程助力 Neoverse V2 平台设计人员最大程度提高验证吞吐率，并实现 Arm SystemReady 合规性认证

中国上海，2023 年 9 月 5 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布与 Arm 公司深化合作，加速数据中心在 ArmNeoverseV2 平台上的设计流程。通过此次合作，Cadence 针对 Neoverse V2 优化了其 AI 驱动的 RTL-to-GDS 数字流程，并提供了相应的 5nm 和 3nm 快速应用工具包（RAK），助力用户更快实现功率、性能和面积（PPA）目标。此外，CadenceAI 驱动的验证全流程支持 Neoverse V2，可帮助设计人员最大程度提高吞吐量，实现 Arm SystemReady 合规认证。

适用于 Neoverse V2 平台的

Cadence AI驱动数字全流程

Cadence AI 驱动的 RTL-to-GDS 数字全流程 RAK 功能全面，针对 3nm 和 5nm 节点，包含的产品有 Genus综合解决方案、Modus DFT 软件解决方案、Innovus 物理实现解决方案、Quantus 寄生参数抽取方案、Tempus时序及ECO解决方案、Voltus电源完整性解决方案、Conformal电路等效性检查、Conformal 低功耗方案以及基于 AI 的 Cadence Cerebrus 智能芯片解决方案。

数字 RAK 让 Arm Neoverse V2 设计人员可以享受到诸多优势。例如，Cadence Cerebrus 的 AI 功能可以实现数字芯片设计的自动化并扩展设计规模，改善 PPA 结果，提高设计人员的生产力。Cadence iSpatial 技术提供了一个集成的、可预测的实现流程，有助于更快完成设计收敛。RAK 还包括一个智能分层流程，可利用大型高性能 CPU 缩短周转时间。Tempus ECO 技术可利用基于路径的分析，提供准确度达签核级的最终设计收敛。最后，RAK 还集成了 GigaOpt 活动感知功耗优化引擎，可显著降低动态功耗。

适用于 Arm Neoverse V2 平台的

Cadence AI驱动验证全流程

Cadence AI 驱动的验证全流程针对 Arm Neoverse V2 进行了优化，包含 Xcelium逻辑仿真平台、Palladium硬件仿真平台、Protium硬件原型平台、Helium模拟与混合平台、Jasper形式验证平台、VerisiumManager 验证计划和覆盖率收敛工具、Perspec系统验证工具，以及适用于基于 Arm 设计的 VIP 和 System VIP 工具及内容。

Cadence 验证全流程为 Neoverse V2 设计人员提供硅前服务器基本系统架构（SBSA）合规性验证和经过优化的 PCI Express（PCIe）集成。此外，Cadence Helium Virtual and Hybrid Studio 包括适用于 Neoverse V2 的可编辑虚拟和混合平台参考设计，整合了 Arm Fast Model，用于快速启动早期软件开发和验证。Helium 换挡技术使客户能够在转换到超精确的 RTL 环境之前，在高性能混合环境中定位工作负载，使用 Palladium 或 Protium 平台进行详细验证。

“

“市场对大数据分析、高性能计算和机器学习推理等复杂工作负载的需求日益增长，这意味着我们需要推出能够提高性能和效率的专业计算解决方案。”Arm 基础架构业务线市场副总裁 Eddie Ramirez 表示，“通过此次最新合作，客户可以利用 Cadence 全面的数字和验证流程来验证他们的解决方案，更快地将基于 Neoverse V2 的强大产品推向市场。此外，在支持 Arm 的服务器和云实例上运行 EDA 工作负载时，芯片合作伙伴也将享受到这些先进设计流程的优势。”

“

“客户一直在想方设法加快创新步伐，以满足设计数据中心芯片所需的高级计算要求，而 Arm Neoverse V2 平台为此提供了坚实的基础，”Cadence 数字与签核事业部产品管理副总裁 Kam Kittrell 表示。“通过此次扩大与 Arm 公司的合作，当使用 AI 驱动的数字全流程 3nm 和 5nm RAK 进行 Neoverse V2 设计时，客户可以有效提升生产力，加快设计流片。此外，我们 AI 驱动的验证全流程经过优化，客户可以获得验证 RTL 和执行硅前软件验证所需的所有工具，确保整个系统设计取得成功。”

Cadence 数字和验证流程支持 Cadence 智能系统设计（Intelligent System Design）战略，旨在助力客户实现 SoC 卓越设计。

要进一步了解如何使用

Cadence 的数字及验证解决方案

验证基于 Arm 的设计，请访问

www.cadence.com/go/armsolneoversev2

（您可复制至浏览器或点击阅读原文打开）

关于 Cadence

Cadence 是电子系统设计领域的关键领导者，拥有超过 30 年的计算软件专业积累。基于公司的智能系统设计战略，Cadence 致力于提供软件、硬件和 IP 产品，助力电子设计概念成为现实。Cadence 的客户遍布全球，皆为最具创新能力的企业，他们向超大规模计算、5G 通讯、汽车、移动设备、航空、消费电子、工业和医疗等最具活力的应用市场交付从芯片、电路板到完整系统的卓越电子产品。Cadence 已连续九年名列美国财富杂志评选的 100 家最适合工作的公司。如需了解更多信息，请访问公司网站www.cadence.com。

2023 Cadence Design Systems, Inc. 版权所有。在全球范围保留所有权利。Cadence、Cadence 徽标和 www.cadence.com/go/trademarks 中列出的其他 Cadence 标志均为 Cadence Design Systems, Inc. 的商标或注册商标。所有其他标识均为其各自所有者的资产。