0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

AMD Versal AI Edge自适应计算加速平台之PL通过NoC读写DDR4实验(4)

ALINX 来源:ALINX 2024-03-22 17:18 次阅读

PL通过NoC读写DDR4实验

实验VIvado工程为“pl_rw_ddr”

1.1硬件介绍

开发板的PL端有4颗16bit ddr4

d16c56e4-e82b-11ee-a297-92fbcf53809c.png

1.2Vivado工程建立

Versal的DDR4是通过NoC访问,因此需要添加NoC IP进行配置。

1.2.1创建一个Block design并配置NoC

1)选择Create Block Design

d180ce58-e82b-11ee-a297-92fbcf53809c.png

d18e7814-e82b-11ee-a297-92fbcf53809c.png

2)添加CIPS

d19df668-e82b-11ee-a297-92fbcf53809c.png    

d1b068ac-e82b-11ee-a297-92fbcf53809c.png

3)双击CIPS,选择PL_Subsystem,只有PL端的逻辑

d1bb198c-e82b-11ee-a297-92fbcf53809c.png

4)添加NoC IP

d1c430da-e82b-11ee-a297-92fbcf53809c.png

5)配置NoC

选择一个AXI Slave和AXI Clock,选择”Single Memory Controller”

d1d451ea-e82b-11ee-a297-92fbcf53809c.png

选择Inputs为PL

d1ee72f0-e82b-11ee-a297-92fbcf53809c.png

连接port

d1fc2da0-e82b-11ee-a297-92fbcf53809c.png

DDR4配置

d21036f6-e82b-11ee-a297-92fbcf53809c.png

d2292594-e82b-11ee-a297-92fbcf53809c.png

配置完成,点击OK

6)配置CIPS,添加复位

d23a3ba4-e82b-11ee-a297-92fbcf53809c.png

d24b680c-e82b-11ee-a297-92fbcf53809c.png

d2619046-e82b-11ee-a297-92fbcf53809c.png    

d278f3bc-e82b-11ee-a297-92fbcf53809c.png

点击Finish

7)添加Clocking Wizard,配置输出时钟150MHz,作为PL端读写时钟

d2846bb6-e82b-11ee-a297-92fbcf53809c.png

d28d5262-e82b-11ee-a297-92fbcf53809c.png

8)添加IBUFDS为NoC和Clocking Wizard提供参考时钟,并导出S00_AXI,CH0_DDR4_0等总线,添加axi_clk,axi_resetn为PL端提供时钟和复位。

d29d7f52-e82b-11ee-a297-92fbcf53809c.png

双击参考时钟引脚,并配置频率为200MHz

d2b7cdc6-e82b-11ee-a297-92fbcf53809c.png

双击AXI总线,并配置

d2ca6f58-e82b-11ee-a297-92fbcf53809c.png

d2e57578-e82b-11ee-a297-92fbcf53809c.png

9)分配地址

d2f228ea-e82b-11ee-a297-92fbcf53809c.png

d3045ca4-e82b-11ee-a297-92fbcf53809c.png

10)Create HDL

d319bb44-e82b-11ee-a297-92fbcf53809c.png

1.2.2添加其他测试代码

其他代码主要功能是读写ddr4并比较数据是否一致,这里不做详细介绍,可参考工程代码。

d327425a-e82b-11ee-a297-92fbcf53809c.png    

1)在mem_test.v中添加mark_debug调试

d336d3e6-e82b-11ee-a297-92fbcf53809c.png

2)引脚绑定

d350c88c-e82b-11ee-a297-92fbcf53809c.png

3)综合

d36132d0-e82b-11ee-a297-92fbcf53809c.png

4)综合完成后点击Set up debug

d36ee39e-e82b-11ee-a297-92fbcf53809c.png

d383c46c-e82b-11ee-a297-92fbcf53809c.png

d393ff8a-e82b-11ee-a297-92fbcf53809c.png

根据需求设置采样点数

d3a9d486-e82b-11ee-a297-92fbcf53809c.png

d3b4f5be-e82b-11ee-a297-92fbcf53809c.png

之后保存,并生成pdi文件

d3c634b4-e82b-11ee-a297-92fbcf53809c.png

1.3下载调试

生成pdi文件以后,使用JTAG下载到开发板,在MIG_1窗口会显示DDR4校准等信息

d3d6068c-e82b-11ee-a297-92fbcf53809c.png

在hw_ila_1中可以查看调试信号

d3e7a2a2-e82b-11ee-a297-92fbcf53809c.png

1.4实验总结

本实验通过PL端Verilog代码直接读写ddr4,主要了解NoC的配置方法,如何通过NoC访问DDR4,后续的实验中都要用到此配置。




审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • JTAG
    +关注

    关注

    6

    文章

    383

    浏览量

    71186
  • DDR4
    +关注

    关注

    12

    文章

    296

    浏览量

    40344
  • AXI总线
    +关注

    关注

    0

    文章

    66

    浏览量

    14166
  • NoC
    NoC
    +关注

    关注

    0

    文章

    34

    浏览量

    11683
  • CLK
    CLK
    +关注

    关注

    0

    文章

    123

    浏览量

    16926

原文标题:【ALINX 技术分享】AMD Versal AI Edge 自适应计算加速平台之PL通过NoC读写DDR4 实验 (4)

文章出处:【微信号:ALINX,微信公众号:ALINX】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    AMD Versal AI Edge自适应计算加速平台Versal介绍(2)

    Versal 包含了 Cortex-A72 处理器和 Cortex-R5 处理器,PL 端可编程逻辑部分,PMC 平台管理控制器,AI Engine 等模块,与以往的 ZYNQ 700
    的头像 发表于 03-06 18:12 934次阅读
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> <b class='flag-5'>AI</b> <b class='flag-5'>Edge</b><b class='flag-5'>自适应计算</b><b class='flag-5'>加速</b><b class='flag-5'>平台</b>之<b class='flag-5'>Versal</b>介绍(2)

    【ALINX 技术分享】AMD Versal AI Edge 自适应计算加速平台之准备工作(1)

    AMD Versal AI Edge 自适应计算加速平台
    的头像 发表于 03-07 15:49 335次阅读
    【ALINX 技术分享】<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> <b class='flag-5'>AI</b> <b class='flag-5'>Edge</b> <b class='flag-5'>自适应计算</b><b class='flag-5'>加速</b><b class='flag-5'>平台</b>之准备工作(1)

    【ALINX 技术分享】AMD Versal AI Edge 自适应计算加速平台Versal 介绍(2)

    【ALINX 技术分享】AMD Versal AI Edge 自适应计算加速
    的头像 发表于 03-07 16:03 363次阅读
    【ALINX 技术分享】<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> <b class='flag-5'>AI</b> <b class='flag-5'>Edge</b> <b class='flag-5'>自适应计算</b><b class='flag-5'>加速</b><b class='flag-5'>平台</b>之 <b class='flag-5'>Versal</b> 介绍(2)

    AMD Versal AI Edge自适应计算加速平台PL LED实验(3)

    对于Versal来说PL(FPGA)开发是至关重要的,这也是Versal比其他ARM的有优势的地方,可以定制化很多ARM端的外设
    的头像 发表于 03-13 15:38 497次阅读
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> <b class='flag-5'>AI</b> <b class='flag-5'>Edge</b><b class='flag-5'>自适应计算</b><b class='flag-5'>加速</b><b class='flag-5'>平台</b><b class='flag-5'>PL</b> LED<b class='flag-5'>实验</b>(3)

    AMD Versal AI Edge自适应计算加速平台PL LED实验(3)

    对于Versal来说PL(FPGA)开发是至关重要的,这也是Versal比其他ARM的有优势的地方,可以定制化很多ARM端的外设
    的头像 发表于 03-22 17:12 1094次阅读

    在Vivado中构建AMD Versal可扩展嵌入式平台示例设计流程

    为了应对无线波束形成、大规模计算和机器学习推断等新一代应用需求的非线性增长,AMD 开发了一项全新的创新处理技术 AI 引擎,片内集成该AI Engine的FPGA系列是
    的头像 发表于 04-09 15:14 500次阅读
    在Vivado中构建<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>可扩展嵌入式<b class='flag-5'>平台</b>示例设计流程

    深度学习推理和计算-通用AI核心

    ,支持广泛的应用程序和动态工作负载。本文将讨论这些行业挑战可以在不同级别的硬件和软件设计采用Xilinx VERSAL AI核心,业界首创自适应计算加速
    发表于 11-01 09:28

    Xilinx推出Versal:业界首款自适应计算加速平台,支持快速创新

    赛灵思公司(Xilinx)首席执行官 Victor Peng 宣布推出 Versal – 业界首款自适应计算加速平台 (Adaptive Compute Acceleration P
    发表于 10-18 16:50 1420次阅读

    赛灵思发布自适应计算加速平台芯片系列Versal

    2018年10月16日,FPGA大厂赛灵思(Xilinx)在北京召开了一年一度的“Xilinx开发者大会 ”(XDF) 。在本次会议上,赛灵思发布了全球首款自适应计算加速平台 (ACAP)芯片系列
    的头像 发表于 10-22 16:52 5391次阅读

    赛灵思Versal自适应计算加速平台助于高效实现设计目标

    解决的问题?赛灵思 Versal 自适应计算加速平台的设计方法论是帮助精简 Versal 器件设计进程的一整套最佳实践,遵循这些步骤和最佳实
    的头像 发表于 05-27 11:08 1548次阅读
    赛灵思<b class='flag-5'>Versal</b><b class='flag-5'>自适应计算</b><b class='flag-5'>加速</b><b class='flag-5'>平台</b>助于高效实现设计目标

    赛灵思Versal自适应计算加速平台指南

    赛灵思 Versal 自适应计算加速平台 (ACAP) 设计方法论是旨在帮助精简 Versal 器件设计进程的一整套最佳实践。鉴于这些设计的
    的头像 发表于 10-11 11:33 3839次阅读

    Versal启动文件简述

    Versal™ 是由多个高度耦合的可配置块组成的自适应计算加速平台 (ACAP)
    的头像 发表于 07-07 14:15 714次阅读
    <b class='flag-5'>Versal</b>启动文件简述

    Versal:首款自适应计算加速平台(ACAP)

    电子发烧友网站提供《Versal:首款自适应计算加速平台(ACAP).pdf》资料免费下载
    发表于 09-18 09:28 1次下载
    <b class='flag-5'>Versal</b>:首款<b class='flag-5'>自适应计算</b><b class='flag-5'>加速</b><b class='flag-5'>平台</b>(ACAP)

    AMD推出第二代Versal器件,为AI驱动型嵌入式系统提供端到端加速

    Versal AI Edge 系列和第二代 Versal Prime 系列自适应 SoC,其将预处理、
    的头像 发表于 04-10 10:25 167次阅读

    AMD发布第二代Versal自适应SoC,AI嵌入式领域再提速

    AMD表示,第二代Versal系列自适应SoC搭载全新的AI引擎,相较上一代Versal AI
    的头像 发表于 04-11 16:07 314次阅读