专题AN49503A中文资料

AN49503A芯片手册英文版(深圳核达中远通电源技术有限公司待遇)-英文原版AN49503A芯片手册。 AN49503A 是带有保护功能的电池监测芯片。内置了高分辨率的 ADC，AN49503A 能够准确测量电池电压和电流水平。

本文档的主要内容详细介绍的是AN49503A工业电池监控芯片的充电放电FET电路免费下载。

AN49503A 是带有保护功能的电池监测芯片。内置了高分辨率的 ADC，AN49503A 能够准确测量电池电压和电流水平。通过 SPI 串行接口，微控制器（MCU）能够读取 AN49503A 的状态和测量结果。 报警引脚可以将过压（OV），欠压（UV），过流（OC）和短路（SC）等异常情况向 MCU 发出警报。 AN49503A 可以支持多达 16 个串联电池或 85V 最大电压的应用，适用于电动自行车，UPS 等高输入电压应用。

请问谁有MAX846A中文资料，共享一个，谢谢，我的邮箱2372158744@qq.com

　　特征　　10位模数转换器；170 MSPS最大转换率；170msps时的低PLL时钟抖动；自动增益匹配；自动抵销调整；2：1个输入多路复用器；通过专用引脚或串行寄存器断电；4：4:4、4:2：2和DDR输出格式模式；可变输出驱动强度；奇偶场检测；外部时钟输入；重新生成的Hsync输出；可编程输出高阻抗控制；每个Vsync计数器的Hsyncs；绿色同步（SOG）脉冲滤波器；无铅包装。　　应用　　高级电视；等离子显示屏；液晶数字电视；高清电视；RGB图形处理；液晶显示器和投影仪；扫描转换器。　　一般说明　　AD9984A是一个完整的10位、170毫秒/秒的单片模拟接口，为捕获YPbPr视频和RGB图形信号而优化。其170 MSPS的编码速率能力和300兆赫的全功率模拟带宽支持所有高达1080p的HDTV视频模式，以及高达UXGA（1600×1200，60赫兹）的图形分辨率。　　AD9984A包括一个170兆赫的三重ADC，带有一个内部基准、一个PLL和可编程增益、偏移和钳位控制。用户仅提供1.8V电源和模拟输入。三态CMOS输出可以从1.8v供电到3.3v。　　AD9984A片上PLL从三电平同步（用于YPbPr视频）或水平同步（用于RGB图形）生成采样时钟。采样时钟输出频率范围从10兆赫到170兆赫。通过内部的海岸产生，锁相环在没有同步输入的情况下保持其输出频率。32步提供采样时钟相位调整。保持输出数据、同步和时钟相位关系。　　可启用自动偏移功能，以自动恢复信号参考电平并校准三个通道之间的任何偏移差。可以启用自动通道间增益匹配功能，以最小化三个通道之间的任何增益不匹配。　　AD9984A还为复合同步和绿色应用程序上的同步提供完全同步处理。钳位信号在内部产生，或者可以由用户通过钳位输入引脚提供。　　AD9984A采用先进的CMOS工艺制造，采用节省空间、无铅、80导联的低剖面四平板封装（LQFP）或64导联的框架芯片级封装（LFCSP）并在0°C至70°C温度范围内指定。　　　　操作理论　　AD9984A是一个完全集成的解决方案，用于捕获和数字化模拟RGB或YPbPr信号，以便在高级电视、平板显示器、投影仪和其他类型的数字显示器上显示。在高性能CMOS工艺中实现，接口可以捕获像素速率高达170mhz的信号。　　AD9984A包括所有必要的输入缓冲、信号直流恢复（钳位）、偏移和增益（亮度和对比度）调整、像素时钟生成、采样相位控制和输出数据格式化。所有控制都可通过2线串行接口（IC）编程。这些敏感模拟功能的完全集成使得系统设计简单明了，对物理和电气环境的敏感度较低。　　该装置的典型功耗小于900兆瓦，工作温度范围为0°C至70°C，无需特别考虑环境因素。　　数字输入　　AD9984A上的所有数字输入工作到3.3V CMOS电平。以下数字输入为5V耐受电压（即5V不会造成任何损伤：HSYNC0、HSYNC1、VSYNC0、VSYNC1、SOGIN0、SOGIN1、SDA、SCL和夹钳。　　模拟输入信号处理　　AD9984A有六个高阻抗模拟输入引脚，分别用于红色、绿色和蓝色通道。它们可容纳0.5 V至1.0 V p-p的信号。　　信号通常通过DVI-I连接器、15针D连接器或RCA连接器带到接口板上。AD9984A应尽可能靠近输入接头。应使用匹配的阻抗轨迹（通常为75Ω）将信号路由到IC输入引脚。　　在输入引脚处，信号应电阻端接（75Ω至信号接地回路），并通过47个nF电容器电容耦合至AD9984A输入。这些电容器构成直流恢复电路的一部分。　　在阻抗完全匹配的理想世界中，尽可能宽的信号带宽可以获得最佳性能。AD9984A（300 MHz）的宽带输入可以在输入信号从一个像素级移动到下一个像素级时连续跟踪该信号，并且可以在长而平坦的像素时间内对该像素进行数字化。然而，在许多系统中，存在不匹配、反射和噪声，这可能导致输入波形的过度振铃和失真。这使得建立提供良好图像质量的采样阶段变得更加困难。与输入串联的小电感器被证明在较宽的条件范围内稍微降低输入带宽并提供高质量信号是有效的。在图4所示的电路中，使用高速信号芯片，磁珠感应器（如Fair Rite 2508051217Z0）在大多数应用中提供了良好的效果。　　　　HSYNC和VSYNC输入　　接口还接受Hsync和Vsync信号，这些信号用于生成像素时钟、钳位定时以及海岸和场信息。这些信号可以是直接来自图形源的同步信号，也可以是经过预处理的TTL或CMOS级信号。　　Hsync输入包括一个Schmitt触发缓冲器，用于抗噪声和长上升时间信号。在典型的基于PC机的图形系统中，同步信号只是TTL级驱动程序，将非屏蔽线馈入显示器电缆。因此，无需终止。　　串行控制端口　　串行控制端口是为3.3V逻辑设计的；但是，它可以容忍5V逻辑信号。有关更多信息，请参阅2线串行控制端口部分。　　输出信号处理　　数字输出在1.8 V到3.3 V（V）之间工作。　　夹紧　　RGB夹紧　　为了正确地数字化输入信号，必须调整输入的直流偏移以适应车载adc的范围。　　大多数图形系统产生的RGB信号在地面为黑色，在0.75伏左右为白色。但是，如果同步信号嵌入图形中，则同步提示通常在地面，黑色为300毫伏，而白色大约在1.0v。一些常见的RGB线路放大器盒使用发射器跟随器缓冲区来分割信号并提高驱动能力。这将向信号引入700 mV的直流偏移量，AD9984A必须移除该偏移量才能正确捕获。　　夹紧的关键是在已知图形系统产生黑色时识别信号的一部分（时间）。然后引入偏移量，当存在已知的黑色输入时，该偏移量导致ADC产生黑色输出（代码0x00）。然后，当处理其他信号电平时，偏移保持在原位，并且整个信号被移位以消除偏移误差。　　在大多数PC图形系统中，黑色在活动视频线之间传输。使用CRT显示器，当电子束在屏幕上（在右侧）完成水平线的写入时，电子束迅速偏转到屏幕的左侧（称为水平回程），并且提供黑色信号以防止电子束干扰图像。　　在具有嵌入式同步的系统中，会短暂地产生比黑信号更黑的信号（Hsync），以向CRT发出开始回溯的信号。由于此时输入不在黑色级别，因此在Hsync期间避免夹持是很重要的。幸运的是，Hsync（称为后廊）之后通常会有一段时间提供一个良好的黑色参考。这是夹紧的时间。　　可以通过在适当的时间使用钳位源（寄存器0x18，位4）=1来简单地执行钳位销来建立钳位定时。该信号的极性由钳位极性位（寄存器0x1B，位［7:6］）设置。　　一种更简单的夹紧定时方法采用AD9984A内部夹紧定时发生器。钳制放置寄存器（寄存器0x19）使用在钳制开始之前应在Hsync的后缘之后经过的像素周期数进行编程。第二个寄存器clamp duration（寄存器0x1A）设置钳位的持续时间。这两个都是8位值，在钳位生成方面提供了相当大的灵活性。尽管Hsync持续时间可以有很大的变化，但是钳位定时是参考Hsync的后缘的，因为后廊（黑色参考）始终跟随Hsync。建立箝位的有效起点是将箝位设置为0x04（提供4个像素周期以使图形信号在同步后稳定），并将箝位持续时间设置为0x28（提供40个像素周期以重新建立黑色参考）。　　夹紧是通过在外部输入耦合电容器上放置适当的电荷来完成的。这个电容器的值会影响钳位器的性能。如果太小，则在水平线时间（夹持间隔之间）内有显著的振幅变化。如果电容器太大，钳位器需要很长时间才能从输入信号偏移量的大变化中恢复过来。建议值（100 nF）导致在85赫兹XGA信号上从100 mV的阶跃误差恢复到60行中1 LSB以内，钳制持续时间为20个像素周期。　　YPbPr夹紧　　YPbPr图形信号与RGB信号略有不同，因为色差信号的dc参考电平（RGB信号中的黑色电平）位于视频信号的中点，而不是底部。这三个输入由亮度（Y）和色差（Pb和Pr）信号组成。对于色差信号，需要钳制到ADC范围（512）的中刻度范围而不是ADC范围（0）的底部，而Y通道钳制到地上。　　通过在串行总线寄存器中设置钳位选择位，可以将钳位锁定到中刻度而不是接地。三个转换器中的每一个都有自己的选择位，使它们能够独立地固定在中刻度或地面上。这些位位于寄存器0x18位［3:1］。中标度参考电压由每个转换器内部产生。　　增益和偏移控制　　AD9984A包含三个可编程增益放大器（PGA），三个模拟输入端各一个。PGA的范围足以容纳输入信号，其输入范围为0.5v至1.0v满标度。增益设置在三个9位寄存器中：红色增益（寄存器0x05，寄存器0x06）、绿色增益（寄存器0x07，寄存器0x08）和蓝色增益（寄存器0x09，寄存器0x0A）。对于每个寄存器，0d的增益设置对应于最高增益，而511d的增益设置对应于最低增益。请注意，增加增益设置会导致图像的对比度降低。　　偏移控制移动模拟输入，导致亮度变化。三个11位寄存器、红色偏移量（寄存器0x0B、寄存器0x0C）、绿色偏移量（寄存器0x0D、寄存器0x0E）和蓝色偏移量（寄存器0x0F、寄存器0x10）为每个通道提供独立设置。注意，偏移寄存器的功能取决于是否启用自动偏移（寄存器0x1B，位5）。　　如果使用手动偏移，偏移寄存器的九位（对于红色通道，寄存器0x0B，位［6:0］加上寄存器0x0C，位［7:6］）控制添加到通道的绝对偏移量。偏移控制提供±255 LSB的调整范围，1 LSB的偏移对应于1 LSB的输出代码。　　自动偏移　　除了手动偏移调整模式外，AD9984A还包括自动校准每个通道偏移的电路。通过在输入信号的后廊期间监视每个ADC的输出，AD9984A可以自我调整以消除其自身ADC信道中的任何偏移误差以及传入图形或视频信号中存在的任何偏移误差。　　要激活自动偏移模式，请将寄存器0x1B的位5设置为1。接下来，必须对目标代码寄存器（寄存器0x0B到寄存器0x10）进行编程。编程到目标代码寄存器中的值应为AD9984A在后廊参考时间内所需的输出代码。　　例如，对于RGB信号，所有三个寄存器通常编程为代码2，而对于Y Pb Pr信号，绿色（Y）通道通常编程为代码2，蓝色和红色通道（Pb和Pr）通常设置为512。目标代码寄存器每个通道有11位，并且是两个补码格式。这允许对-1024和+1023之间的任何值进行编程。尽管此范围内的任何值都可以编程，但AD9984A偏移范围可能无法达到每个值。预期目标代码值范围为（但不限于）接地夹紧时为-160至-1和+1至+160，中刻度夹紧时为350至670。请注意，目标代码0无效。　　包含负目标代码以复制手动偏移调整中存在的功能。模拟的好处是能够轻松地调整显示器上的亮度。通过将目标代码设置为与理想ADC范围不对应的值，最终结果是图像变亮或变暗。高于理想值的目标代码会产生较亮的图像，而低于理想值的目标代码会产生较暗的图像。　　编程目标代码的能力提供了很大的自由度和灵活性。尽管在大多数情况下，所有通道都设置为1或512，但选择其他值的灵活性使在通道之间插入有意的倾斜成为可能。它还允许ADC范围倾斜，以便可以数字化正常范围以外的电压。例如，将目标代码设置为40允许对通常低于黑色级别的同步提示进行数字化和评估。　　自动偏移电路的内部逻辑需要16个数据时钟周期才能执行其功能。此操作在夹紧脉冲后立即执行。因此，重要的是在激活视频之前结束钳位脉冲信号至少16个数据时钟周期。无论使用AD9984A内部钳位电路还是外部钳位信号，都是如此。自动偏移功能可编程为连续运行或一次性运行（见0x2C位［4］自动偏移保持部分）。在连续模式下，可以对更新频率进行编程（寄存器0x1B，位［4:3］）。建议每192个Hsyncs更新一次。　　基本自动偏移操作指南如表6和表7所示。　　　　自动增益匹配　　AD9984A包括将三个通道之间的增益匹配到彼此1%以内的电路。匹配每个通道的增益是在显示器上实现良好颜色平衡所必需的。在没有此功能的产品上，增益匹配是通过编写软件来实现的，该软件评估每个通道的输出，计算增益不匹配，然后将值写入每个通道的增益寄存器以进行补偿。具有自动增益匹配功能，不再需要此软件例程。要激活自动增益匹配，请将寄存器0x3C的位［2:0］设置为110。　　自动增益匹配与自动偏移具有相似的时序要求。它需要16个数据时钟周期来执行其功能，在钳位脉冲结束后立即开始。与自动偏移不同，自动增益匹配不要求这16个时钟周期发生在后廊参考时间内，尽管建议这样做。在自动增益匹配操作期间，AD9984A的数据输出被冻结（保持在操作前的值）。自动增益匹配功能可编程为连续运行或一次性运行（参见0x3C位［3］自动增益匹配保持部分）。在连续模式下，可以对更新频率进行编程（寄存器0x1B，位［4:3］）。建议每192个Hsyncs更新一次。　　绿色同步　　绿色输入上的同步（SOGIN0，SOGIN1）分两步操作。首先，他们用一个负峰值检测器来设置一个基线钳制电平。其次，他们将SOG切片器比较器（寄存器0x1D，位［7:3］）的电压电平设置为负峰值以上的可编程电平（通常为128 mV）。每个sync ongreen输入必须通过自己的电容器与绿色模拟输入进行交流耦合。电容器的值必须为1 nF±20%。如果不使用绿色同步，则不需要此连接。绿色同步信号总是具有负极性。　　　　参考旁路　　REFLO和REFHI通过10μF电容器相互连接（见图6）。输入ADC电路使用这些参考。　　　　时钟产生　　PLL用于产生像素时钟。Hsync输入为PLL提供参考频率。压控振荡器（VCO）产生更高的像素时钟频率。像素时钟除以PLL除法值（寄存器0x01和寄存器0x02）并与Hsync输入相比较。任何错误都被用来转移VCO频率并保持两个信号之间的锁定。　　这个时钟的稳定性是提供最清晰和最稳定图像的一个非常重要的因素。在每一个像素时间内，信号从旧像素振幅转换并固定在其新值；这称为转换时间。然后，输入电压在信号必须转换到新值之前稳定下来；这称为稳定时间。回转时间与稳定时间的比值是图形DAC带宽和传输系统带宽（电缆和终端）的函数。这个比率也是整体像素率的函数。如果系统的动态特性保持不变，回转和稳定时间也同样是固定的。必须从总像素周期中减去此时间，以保留稳定周期。在较高的像素频率下，总循环时间更短，稳定像素时间也更短。　　　　时钟中的任何抖动都会降低采样时间的精度，还必须从稳定像素时间中减去它。在AD9984A时钟产生电路的设计中，为了使抖动最小化，已经采取了相当谨慎的措施。在所有工作模式下，AD9984A的时钟抖动都很低，使得由于抖动而导致的有效采样时间减少可以忽略不计。　　锁相环特性由环路滤波器设计、锁相环电荷泵电流和VCO范围设置决定。环路滤波器的设计如图8所示。表10列出了VESA标准显示模式的VCO范围和电荷泵电流的建议设置。　　　　提供四个可编程寄存器以优化PLL的性能。这些寄存器是12位除数寄存器、2位VCO范围寄存器、3位电荷泵电流寄存器和5位相位调整寄存器。　　12位除数寄存器　　只要Hsync和PLL除数的乘积在VCO的工作范围内，输入的Hsync频率就可以容纳任何Hsync。PLL将Hsync信号的频率相乘，产生10mhz到170mhz范围内的像素时钟频率。除数寄存器控制精确的乘法因子。只要输出频率在范围内，该寄存器可以设置为2到4095之间的任何值。　　2位VCO范围寄存器　　为了提高AD9984A的噪声性能，将VCO的工作频率范围划分为四个重叠区域。VCO范围寄存器设置此工作范围。四个区域的频率范围如表8所示。　　　　三位电荷泵电流寄存器　　该寄存器改变驱动低通环路滤波器的电流。表9列出了可能的电流值。　　　　5位相位调整寄存器　　所生成的采样时钟的相位可以偏移以在时钟周期内定位最佳采样点。相位调整寄存器提供32个移相步骤，每个步骤11.25°。具有相同相移的Hsync信号可通过HSOUT引脚获得。如果使用外部像素时钟，相位调整仍然可用。COAST pin或内部COAST用于允许PLL在没有输入Hsync信号的情况下或在Hsync中的干扰（例如来自均衡脉冲）期间以相同的频率继续运行。这可以在垂直同步期间或在Hsync信号不可用的任何其他时间使用。　　可通过海岸极性寄存器（寄存器0x18，位［6:5］）设置海岸信号的极性。此外，可以通过Hsync极性寄存器（寄存器0x12，位［5:4］）设置Hsync信号的极性。对于Hsync和coast，值1为高激活状态。内部滑行功能由Vsync信号驱动，该信号通常是Hsync信号可被额外均衡脉冲干扰的时间。　　　　同步处理　　AD9984A的sync处理部分的输入是数字Hsyncs和Vsyncs、模拟sync ongreen或sync-on-Y信号以及可选的外部海岸信号的组合。从这些信号中，部件从其锁相环生成精确的无抖动时钟、奇偶场信号、HSOUT和VSOUT信号、每个Vsync的hsync计数和可编程SOGOUT。主要的同步处理块是同步切片器、同步分离器、Hsync滤波器、Hsync再生器、Vsync滤波器和coast生成器。　　•同步切片器从连接到SOGINx输入的绿色图形或亮度视频信号中提取同步信号，并输出数字复合同步。　　•同步分离器从复合同步信号中提取Vsync，该信号可以来自同步切片器或HSYNCx输入。　　•Hsync滤波器用于消除HSYNCx或SOGINx输入中的任何无关脉冲，输出适合模式检测和时钟生成的干净、低抖动信号。　　•Hsync再生器用于重新创建干净的Hsync信号，虽然不是低抖动，但可以用于模式检测和计算每个Vsync的Hsync。　　•Vsync滤波器用于消除杂散Vsync，在Vsync和Hsync输出信号之间保持稳定的时序关系，并产生奇偶场输出。　　•海岸发生器产生一个稳健的海岸信号，允许锁相环在没有Hsync脉冲的情况下保持其频率。　　　　同步切片器　　同步切片器的目的是从连接到SOG输入的绿色图形或亮度视频信号中提取同步信号。同步信号在两步过程中提取。首先，SOG输入被钳制到其负峰值（通常比黑电平低0.3v）。接下来，信号进入具有可变触发电平（由寄存器0x1D设置，位［7:3］）的比较器，但名义上高于钳位电平0.128 V。同步切片器输出是一个包含Hsync和Vsync信息的数字复合同步信号（参见图10）。　　同步分离器　　作为同步处理的一部分，同步分离器的任务是从复合同步信号中提取Vsync。它的工作原理是Vsync信号比Hsync信号保持活动的时间长得多。通过使用数字低通滤波器和数字比较器，同步分离器拒绝持续时间较短的脉冲（如hsync和均衡脉冲），只通过持续时间较长的脉冲，如Vsync（见图10）。　　数字比较器的阈值可编程以获得最大的灵活性。要编程阈值持续时间，请将值（N）写入寄存器0x11。得到的脉冲宽度为N×200ns。例如，如果N＝5，则数字比较器阈值为1μs。任何小于1μs的脉冲被拒绝，而任何大于1μs的脉冲通过。　　使用同步分隔符时要记住两个因素。首先，得到的干净Vsync输出从原始Vsync延迟等于数字比较器阈值（N×200ns）的持续时间。其次，200ns倍增值存在一定的可变性。所有操作条件下的最大可变性为±20%（160 ns至240 ns）。因为正常的Vsync和Hsync脉冲宽度相差大约500倍或更多，所以20%的变异性不是问题。　　同步滤波器和再生器　　Hsync滤波器用于消除Hsync或SOG输入中的任何无关脉冲，输出适合于模式检测和时钟生成的干净、低抖动信号。Hsync再生器用于重新创建干净但不低抖动的Hsync信号，该信号可用于模式检测和计算每个Vsync的Hsync。Hsync再生器对Hsync输入上的无关脉冲和丢失脉冲具有高度的容忍度，但不适合PLL用于由于抖动而创建像素时钟。　　Hsync再生器自动运行，无需设置即可运行。Hsync筛选器需要设置筛选器窗口。过滤器窗口在允许出现有效Hsync的重新生成Hsync前缘周围设置一个周期时间窗口。一般的想法是，同步输入上的无关脉冲发生在这个滤波器窗口之外，因此被过滤掉。要设置过滤器窗口计时，请将值（x）编程到寄存器0x23中。产生的滤波器窗口时间是围绕再生Hsync前缘的±x乘以25 ns。与同步分离器阈值倍增器一样，允许25 ns倍增器中存在±20%的差异，以说明所有操作条件（20 ns至30 ns范围）。　　Hsync滤波器的第二个输出是一个状态位（寄存器0x25，位1），它指示输入同步信号上是否存在无关脉冲。外部脉冲通常用于复制保护目的，因此此状态位可用于检测此类脉冲。　　由PLL生成像素时钟的滤波Hsync（而不是原始HSYNCx/SOGINx信号）由寄存器0x20第2位控制。同步处理的再生Hsync（而不是原始HSYNCx/SOGINx信号）由寄存器0x20第1位控制。建议使用过滤后的Hsync和重新生成的Hsync。有关过滤的Hsync的说明，请参见图11。　　　　Vsync滤波器与奇偶域　　Vsync滤波器用于消除杂散Vsync，保持Vsync和Hsync输出信号之间稳定的时序关系，并产生奇偶场输出。　　过滤器的工作原理是检查Vsync相对于Hsync的位置，如有必要，稍微及时地移动它。其目的是防止Vsync和Hsync前沿同时切换，从而消除帧的第一行何时发生的混淆。寄存器0x14，位2启用Vsync筛选器。建议在所有情况下（包括隔行扫描视频）使用Vsync滤波器，并且在使用每个Vsync计数器的hsync时需要使用该滤波器。图12和图13说明了两种情况下的奇偶场确定。　　　　电源管理　　为了满足低待机功率的显示要求AD9984A包括断电模式。断电状态可以手动（通过引脚17或寄存器0x1E，位3）控制，也可以由芯片自动控制。如果选择了自动控制（寄存器0x1E，位4=1），则AD9984A的决定基于寄存器0x24中以下同步检测位的状态：位2、位3、位6和位7。如果在任何输入上检测到Hsync或sync on green输入，则芯片将通电；否则，它将断电。对于手动控制，AD9984A允许通过专用引脚和寄存器位灵活控制。对于专用管脚，硬件看门狗电路控制断电，而软件控制寄存器位的断电。使用手动断电控制时，无论是否使用该引脚，都必须设置断电引脚的极性（寄存器0x1E，位2）。如果未使用，建议将极性设置为高活性，并用10 kΩ电阻将引脚硬接线接地。　　在断电模式下，几个电路继续正常工作。串行寄存器和同步检测电路保持电源，以便AD9984A可以从断电状态唤醒。带隙电路保持电源，因为同步检测需要它。绿色同步和SOGOUT功能继续工作，因为当同步检测由辅助芯片执行时，需要SOGOUT。所有这些电路都需要最小的功率才能工作。AD9984A的典型待机功率约为50兆瓦。　　断电时有两个选项可供选择。这些由寄存器0x1E中的位0和位1控制。位0控制SOGOUT管脚是否处于高阻抗。在大多数情况下，用户在正常操作期间不会将渗液置于高阻抗中。将渗水沟置于高阻抗的选项主要包括允许工厂测试模式。位1保持AD9984A通电，同时仅将输出置于高阻抗。当两个芯片的数据输出连接到一个PCB上，并且用户希望在这两个芯片之间即时切换时，此选项非常有用。　　　　时序图　　图14至图17中的时序图显示了AD9984A的工作情况。创建输出数据时钟信号时，其上升沿总是发生在数据转换之间，可用于外部锁定输出数据。AD9984A中有一个管道，必须先刷新该管道，然后才能获得有效数据。这意味着在有效数据可用之前存在六个数据集。　　　　同步定时　　在AD9984A中处理Hsync以消除歧义在相对于相位分层像素时钟和数据的前缘的定时中。　　Hsync输入用作生成像素采样时钟的参考。可通过相位调整寄存器（以优化像素采样时间）在32个步骤中通过全360°相对于Hsync调整采样相位。显示系统使用Hsync来对齐内存和显示写入周期。　　因此，在Hsync输出（HSOUT）和数据时钟（DATACK）之间保持稳定的时序关系是非常重要的。　　在AD9984A中，Hsync有三种情况。首先，确定Hsync输入的极性，并因此具有已知的输出极性。已知输出极性可编程为高激活或低激活（寄存器0x12，位3）。其次，HSOUT与数据包和数据输出对齐。第三，HSOUT（像素时钟）的持续时间通过寄存器0x13设置。HSOUT是应该用来驱动显示系统其余部分的同步信号。　　滑行时间　　在大多数计算机系统中，Hsync信号是通过一根专用线连续提供的。在这些系统中，海岸输入和功能是不必要的，不应使用。　　然而，在某些系统中，Hsync在垂直同步期间（Vsync）受到干扰。在某些情况下，Hsync脉冲消失。在其他系统中，例如那些采用复合同步（Csync）信号或嵌入绿色同步的系统，Hsync可以在Vsync期间包括均衡脉冲或其他失真。为了避免在Vsync期间扰乱时钟生成器，忽略这些失真是很重要的。如果像素时钟PLL看到外部脉冲，它会尝试锁定到这个新频率，并在Vsync周期结束时改变频率。然后，需要几行正确的Hsync定时才能在新帧开始时恢复，从而导致显示器顶部的图像撕裂。　　提供海岸输入以消除此问题。它是一个异步输入，禁用PLL输入并将时钟保持在当前频率。锁相环可以自由运行几条线路，而无明显的频率漂移。Coast可以由AD9984A内部生成（参见寄存器0x18），也可以由图形控制器外部提供。　　当选择内部coast（寄存器0x18，位7=0，寄存器0x14，位［7:6］选择源）时，Vsync用作确定coast位置的基础。内部滑行信号在周期性Vsync信号（预广播寄存器0x16）之前启用编程的Hsync周期数，在Vsync之后丢弃编程的Hsync周期数（后绿洲寄存器0x17）。建议在使用内部滑行功能时启用Vsync滤波器，以允许AD9984A精确确定hsync/Vsync的数量及其位置。在许多发生中断并使用coast的应用中，值2表示预播，值10d表示后烤，足以避免大多数无关脉冲。　　输出格式化程序　　输出格式化程序能够生成若干输出格式，以呈现给30个数据输出管脚。表12列出了每种格式的输出格式和管脚分配。此外，输出时钟有几个时钟选项。用户可以选择像素时钟、90°移相像素时钟、2×像素时钟或0.5×像素时钟进行测试。输出时钟也可以反转。　　数据输出可用作30针RGB或YCbCr，或者，如果选择4:2：2或4:4：4 DDR，则可以使用辅助通道。这个次通道总是4:2：2 DDR。它包含与主通道相同的视频数据，可由另一个显示或存储设备使用。根据输出模式的选择，主输出可以是30个管脚、20个管脚，或者只有15个管脚。　　模式描述　　4：4:4　　所有通道同时输出10个数据位。　　数据与时钟的负边缘对齐，便于捕获。　　这是RGB或4:4：4 YCbCr的正常30位输出模式。　　4：2:2　　红色和绿色通道包含4:2：2格式化数据（20针），绿色通道上有Y数据，红色通道上有Cb、Cr数据。数据与时钟的负边缘对齐。蓝色通道包含具有Cb、Y、Cr、Y格式的4:2：2 DDR数据的次要通道。数据边缘与像素时钟的两个边缘对齐，因此，可能需要使用90°时钟来捕获DDR数据。　　4：4:4解甲还原酶　　在蓝色频道，如4:2：2模式。　　R G B［29:0］=R［9:0］+G［9:0］+B［9:0］，所以RGB［29:15］=R［9:0］+G［9:5］和RGB［14:0］=G［4:0］+B［9:0］。　　　　2线串行控制端口　　AD9984A配有一个2线串行控制接口。最多可以将两个AD9984A设备连接到2线串行接口，每个设备都有一个唯一的地址。　　2线串行接口包括时钟（SCL）和双向数据（SDA）管脚。模拟平板接口用作通过串行接口接收和传输数据的从机。当串行接口未激活时，SCL和SDA上的逻辑电平被外部上拉电阻器拉高。　　SDA线上接收或传输的数据必须在SCL正向脉冲期间保持稳定。只有当SCL低时，SDA上的数据才能更改。如果在SCL高时SDA改变状态，串行接口将该操作解释为启动或停止序列。　　以下是串行总线操作的五个组件：　　•启动信号　　•从机地址字节　　•基址寄存器地址字节　　•读取或写入数据字节　　•停车信号　　当串行接口处于非活动状态（SCL和SDA高）时，通过发送启动信号启动通信。当SCL高时，SDA上的启动信号是从高到低的转换。此信号提醒所有从属设备数据传输序列即将到来。　　在开始信号之后传输的前8位数据包括7位从地址（前7位）和单个R/W位（第八位）。R/W位表示从设备上从1读取或写入0的数据传输方向。如果发送的从机地址与设备地址匹配，则AD9984A通过使第九个SCL脉冲的SDA低来确认匹配。如果地址不匹配，则AD9984A不确认。　　　　通过串行接口传输数据　　对于读或写的每个数据字节，MSB是序列中的第一位。如果在写入序列期间AD9984A不确认主设备，则SDA保持高，以便主设备可以生成停止信号。如果主设备在读取序列期间未确认AD9984A，则AD9984A将其解释为数据结束。SDA保持在高位，以便主机可以生成停止信号。　　将数据写入AD9984A的特定控制寄存器需要在建立从机地址后写入感兴趣的控制寄存器的8位地址。此控制寄存器地址是后续写入操作的基址。写入初始数据字节后，每个附加数据字节的基址自动递增一个。如果传输的字节数超过可用地址，则地址不会递增，并保持其最大值0x44。任何高于0x44的基址都不会产生确认信号。以类似的方式从AD9984A的控制寄存器读取数据。读取需要两个数据传输操作。　　•基地址必须用从地址字节的R/W位低位写入，以建立顺序读取操作。读取（从机地址字节高的R/W位）从先前建立的基址开始。读取寄存器的地址在每个字节传输后自动递增。　　•要终止对AD9984A的读/写序列，必须发送停止信号。停止信号包括当SCL高时SDA从低到高的转换。　　当驱动串行接口的主设备在不首先生成停止信号以终止当前通信的情况下生成启动信号时，发生重复的启动信号。这用于在不释放串行接口线的情况下更改从机和主机之间的通信模式（读、写）。　　　　串行接口读/写示例　　写入一个控制寄存器　　1、启动信号　　2、从地址字节（R/W位=低）　　3、基址字节　　4、数据字节到基址　　5、停车信号　　写入四个连续的控制寄存器　　1、启动信号　　2、从地址字节（R/W位=低）　　3、基址字节　　4、数据字节到基址　　5、数据字节到（基址+1）　　6、数据字节到（基址+2）　　7、数据字节到（基址+3）　　8、停车信号　　从一个控制寄存器读取　　1、启动信号　　2、从地址字节（R/W位=低）　　3、基址字节　　4、启动信号　　5、从地址字节（R/W位=高）　　6、来自基地址的数据字节　　7、停车信号　　从四个连续控制寄存器读取　　1、启动信号　　2、从地址字节（R/W位=低）　　3、基址字节　　4、启动信号　　5、从地址字节（R/W位=高）　　6、来自基地址的数据字节　　7、数据字节从（基址+1）　　8、数据字节从（基址+2）　　9、数据字节从（基址+3）　　10、停车信号　　　　2线串行控制寄存器　　芯片识别　　0x00位［7:0］芯片版本　　这是一个8位寄存器，表示硅版本。　　分频器控制　　0x01位［7:0］PLL除法比MSBs　　这些是12位PLL除法比（PLLDIV）的8个MSBs。　　PLL从输入的Hsync信号导出像素时钟。然后将像素时钟频率除以整数值，使得输出被相位锁定到Hsync。该PLLDIV值确定每行的像素次数（像素加上水平消隐开销）。这通常比显示中的活动像素数多20%到30%。　　只要输出频率在范围内，PLL分频器的12位值支持从2到4095的分频比。该寄存器中加载的值越高，相对于固定的Hsync频率，得到的时钟频率就越高。　　VESA已经建立了一些标准的定时规范，帮助确定PLLDIV的值作为水平和垂直显示分辨率和帧速率的函数（见表10）。然而，许多计算机系统并不完全符合这些建议。因此，这些数字只能作为参考。显示系统制造商应提供自动或手动优化PLLDIV的方法。设置不正确的PLLDIV通常会在显示屏上产生一个或多个垂直噪声条。误差越大，产生的钢筋数量就越多。　　PLLDIV的加电默认值为1693。PLLDIVM=0x69，PLLDIVL=0xDX。　　AD9984A仅在写入LSB时更新全除法比。单独写入此寄存器不会触发更新。0x02位［7:4］PLL除比l***这是12位PLL除法比（PLLDIV）的四个l***。PLLDIV的加电默认值为1693。PLLDIVM=0x69，PLLDIVL=0xDX。　　时钟发生器控制　　0x03位［7:6］VCO范围选择　　这两位确定了时钟发生器的工作范围。VCO范围必须设置为与所需工作频率（输入像素速率）相对应。锁相环在高频下具有最佳的抖动性能。因此，为了输出低像素速率并且仍然获得良好的抖动性能，PLL以更高的频率工作，但是随后将时钟速率除以。每个VCO范围设置的像素速率见表15。PLL输出除数由VCO范围设置自动选择。通电默认值为01。　　　　0x03位［5:3］电荷泵电流　　这三位建立了驱动时钟发生器中环路滤波器的电流。必须将电流设置为与所需工作频率相对应。通电默认值为current=001。　　　　0x03位［2］外部时钟启用　　这个位元决定像素时钟的来源。　　　　逻辑0启用从外部提供的Hsync生成像素时钟的内部PLL。　　逻辑1启用外部EXTCK输入引脚。在这种模式下，PLL除法比（PLLDIV）被忽略。时钟相位调整（相位）仍然有效。通电默认值为EXTCK=0。　　相位调整　　0x04位［7:3］ADC时钟相位调整　　这些位调整DLL的相位以生成ADC时钟。5位值在一个像素时间内以32步调整采样相位。每一步代表取样阶段的11.25°位移。开机默认值为16。　　输入增益　　AD9984A可容纳满标度范围在0.5 V和1.0 V p-p之间的输入信号。将红色、绿色或蓝色通道增益设置为511对应于1.0 V的输入范围。红色、绿色，或蓝色通道增益0建立0.5 V的输入范围。注意，增加增益会导致图像的对比度降低（输入信号使用的可用转换器代码更少）。　　0x05位［6:0］红色通道增益控制MSBs　　此寄存器包含红色通道增益控制的7位MSBs。写入此寄存器的值在LSB寄存器（寄存器0x06）也写入之前不会更新。开机默认值为1000000。　　0x06-位［7:6］红色通道增益控制LSB　　该寄存器包含红色通道增益控制的2位LSB。除了寄存器0x05中的7个增益控制MSBs外，还有9个增益控制位。默认通电值为00。　　0x07位［6:0］绿色通道增益控制MSBs　　此寄存器包含绿色通道增益控制的7位MSBs。寄存器更新需要将0x00写入寄存器0x08。　　0x08位［7:6］绿色通道增益控制LSB　　此寄存器包含绿色通道增益控制的2位LSB。除了寄存器0x07中的7个增益控制MSBs外，还有9个增益控制位。默认通电值为00。　　0x09位［6:0］蓝色通道增益控制MSBs　　此寄存器包含蓝色通道增益控制的7位MSBs。寄存器更新需要写入0x00以注册0x0A。　　0x0A位［7:6］蓝色通道增益控制LSB　　该寄存器包含蓝色通道增益控制的2位LSB。除了寄存器0x09中的7个增益控制MSBs外，还有9个增益控制位。默认通电值为00。　　输入偏移量　　偏移控制移动模拟输入，导致亮度变化。注意，红色、蓝色或绿色通道偏移寄存器的功能取决于是否启用自动偏移（寄存器0x1B，位5）。　　如果禁用自动偏移，则偏移寄存器的九位（偏移MSB寄存器的位［6:0］加上以下寄存器的位［7:6］）控制添加到通道的绝对偏移量（对于红色通道，寄存器0x0B，位［6:0］加上寄存器0x0C，位［7:6］）控制添加到通道的绝对偏移量。偏移控制提供一个±255 LSB的调整范围，1 LSB的偏移对应于1 LSB的输出代码。　　如果启用了自动偏移，则11位偏移量（由MSB寄存器的8位和以下LSB寄存器的位［7:5］组成）确定钳位目标代码。11位偏移量由1个符号位加10位组成。如果寄存器编程为530d，则在钳位周期结束时，输出代码等于530d。注意，不管自动偏移设置如何，将偏移寄存器设置增加1l***会增加1l***的偏移量。　　0x0B位［7:0］红色通道偏移控制MSBs　　此寄存器是红色通道偏移控制的8位MSBs。除了寄存器0x0C中红色通道偏移中的3个l***外，红色通道中还有11位dc偏移控制。写入此寄存器的值在LSB寄存器（寄存器0x0C）也写入之前不会更新。　　0x0C位［7:5］红色通道偏移控制LSB　　此寄存器包含红色通道偏移控制的3位LSB。将这些位与寄存器0x0B中的MSBs的8位组合将创建11位偏移控制。　　0x0D位［7:0］绿色通道偏移控制MSBs　　此寄存器包含绿色通道偏移控制的8位MSBs。只有当寄存器0x0E也写入时，才会更新此寄存器。　　0x0E位［7:5］绿色通道偏移控制LSB　　此寄存器包含绿色通道偏移控制的3位LSB。将这些位与寄存器0x0D中的MSBs的8位相结合，可以生成11位偏移控制。　　0x0F位［7:0］蓝色通道偏移控制MSBs　　8位蓝色通道偏移控制。仅当寄存器0x10也写入时，才会更新此寄存器。　　0x10位［7:5］蓝色通道偏移控制LSB　　蓝色通道偏移控制的l***与寄存器0x0F中的MSBs的8位组合，形成11位偏移控制。　　同步控制　　0x11位［7:0］同步分隔符阈值　　此寄存器设置同步分离器的数字比较器的阈值。写入该寄存器的值乘以200 ns，得到阈值。因此，如果写入值5，则数字比较器阈值为1μs，并且同步分离器拒绝小于1μs的任何脉冲。200ns倍增值有一些变化。所有操作条件下的最大可变性为±20%（160 ns至240 ns）。因为正常的Vsync和Hsync脉冲宽度相差大约500倍或更多，所以20%的变异性不是问题。通电默认值为32d。　　0x12位［7］Hsync源重写　　此位是Hsync源重写。将此位设置为0允许芯片确定活动的Hsync源。将其设置为1使用寄存器0x12的位6来确定活动的Hsync源。通电默认值为0。　　　　0x12位［6］Hsync源选择　　该位选择用于PLL和同步处理的Hsync的源（仅当寄存器0x12的位7设置为1或两个同步都处于活动状态时）。　　将此位设置为0指定输入端的Hsync。　　将其设置为1将从SOG中选择Hsync。开机默认值为0。　　　　0x12位［5］Hsync输入极性超控　　该位决定芯片是否选择Hsync输入极性或是否指定。将该位设置为0允许芯片自动选择输入Hsync的极性。将其设置为1表示寄存器0x12的位4指定极性。开机默认值为0。　　　　0x12位［4］Hsync输入极性　　如果寄存器0x12的第5位是1，则该位的值指定输入Hsync的极性。将此位设置为0表示Hsync输入极性为负。将该位设置为1表示Hsync输入极性为正。开机默认值为1。　　　　0x12位［3］Hsync输出极性　　该位设置Hsync输出（HSOUT）的极性。将此位设置为0表示HSOUT极性为负。将该位设置为1表示HSOUT极性为正。　　　　0x13位［7:0］Hsync持续时间　　这个8位寄存器设置HSOUT脉冲的持续时间。Hsync输出的前沿由内部产生的相位调整PLL反馈时钟触发。然后，AD9984A计算与该寄存器中的值相等的像素时钟数。这会触发HSOUT的后缘，该后缘也是相位调整的。　　同步控制　　0x14位［7］Vsync源重写　　此位是活动的Vsync覆盖。将此设置为0允许芯片确定活动的Vsync源，将其设置为1使用寄存器0x14的位6来确定活动的Vsync源。通电默认值为0。　　　　0x14位［6］Vsync源选择　　仅当寄存器0x14的位7设置为1时，该位才选择用于同步处理的Vsync源。将位6设置为0指定来自输入管脚的Vsync。将其设置为1将从同步分隔符中选择Vsync。开机默认值为0。　　　　0x14位［5］Vsync输入极性覆盖　　该位设置芯片是否选择Vsync输入极性或是否指定了该极性。将该位设置为0允许芯片自动选择输入Vsync的极性。将该位设置为1表示寄存器0x14的位4指定极性。开机默认值为0。　　　　0x14位［4］Vsync输入极性　　如果寄存器0x14的第5位是1，则该位的值指定输入Vsync的极性。将此位设置为0表示Vsync输入极性为负。将此位设置为1表示Vsync输入极性为正。开机默认值为1。　　　　0x14位［3］Vsync输出极性　　该位设置Vsync输出（VSOUT）的极性。将此位设置为0表示VSOUT极性为负。将该位设置为1表示电压输出极性为正。开机默认值为1。　　　　0x14位［2］Vsync筛选器启用　　该位使Vsync滤波器能够允许Vsync相对于Hsync的精确位置，并促进Hsyncs/Vsync计数的正确操作。　　　　0x14位［1］Vsync持续时间块启用　　这将启用Vsync duration块，该块设计用于Vsync筛选器。将位设置为0将使Vsync输出持续时间保持不变。将位设置为1将基于寄存器0x15设置Vsync输出持续时间。通电持续时间为0。　　　　0x15位［7:0］Vsync持续时间　　此寄存器用于设置Vsync的输出持续时间，并设计为与Vsync筛选器一起使用。仅当寄存器0x14的位1设置为1时，此选项才有效。开机默认为10d。　　滑行和夹紧控制　　0x16位［7:0］预播　　该寄存器允许在Vsync信号之前应用内部生成的滑行信号。这在存在预均衡脉冲的情况下是必要的。此控件的步长为一个Hsync周期。要使预广播正常工作，必须启用或禁用Vsync筛选器（寄存器0x14，位2）和同步处理筛选器（寄存器0x20，位1）。开机默认值为00。　　0x17位［7:0］后处理　　该寄存器允许在Vsync信号之后应用内部生成的滑行信号。这在存在均衡后脉冲的情况下是必要的。此控件的步长为一个Hsync周期。要使后处理正常工作，必须启用或禁用Vsync筛选器（寄存器0x14，位2）和同步处理筛选器（寄存器0x20，位1）。开机默认值为00。　　0x18位［7］海岸源　　此位用于选择活动海岸源。可选择COAST输入引脚或Vsync。如果选择了Vsync，则需要作出使用VSYNCx输入管脚或同步分离器输出的附加决定（寄存器0x14，位［7:6］）。　　　　0x18位［6］滑行极性超控　　该寄存器用于覆盖确定进入锁相环的海岸信号极性的内部电路。开机默认设置为0。　　　　0x18位［5］输入滑行极性　　当寄存器0x18的位6为1时，该寄存器设置输入滑行极性。开机默认设置为1。　　　　0x18位［4］钳位源选择　　该位决定了钳位定时的来源。0启用由钳位和钳位持续时间控制的钳位定时电路。夹持位置和持续时间从Hsync的前缘开始计算。A 1启用外部夹紧输入引脚。当钳位信号激活时，三个通道被钳位。钳位极性由钳位极性决定。通电默认设置为0。　　　　0x18位［3］红色钳位选择　　此位确定红色通道是固定在地面上还是固定在中刻度上。通电默认设置为0。　　　　0x18位［2］绿色钳位选择　　该位确定绿色通道是固定在地面上还是固定在中刻度上。开机默认设置为0。　　　　0x18位［1］蓝色钳位选择　　该位决定蓝色通道是固定在地面上还是固定在中刻度上。开机默认设置为0。　　　　0x18位［0］　　必须设置为0才能正常运行。　　0x19位［7:0］钳位　　一种8位寄存器，用于设置内部产生的钳位器的位置。当钳位源选择＝0（寄存器0x18，位4）时，在由该寄存器建立的位置和钳位持续时间寄存器（寄存器0x1A）设置的持续时间内产生钳位信号。在Hsync后缘之后的像素周期的钳位计数处开始钳位。夹钳位置可以编程为1到255之间的任意值。不支持值0。　　钳位应该放置在输入信号呈现稳定的黑电平基准的时间段内，通常是Hsync和图像之间的后廊周期。当钳位源=1时，该寄存器被忽略。通电默认设置为8。　　0x1A位［7:0］钳位持续时间　　一种8位寄存器，用于设置内部产生的钳位的持续时间。当钳位源选择为0（寄存器0x18，位4）时，钳位信号在钳位寄存器（寄存器0x19）建立的位置内部生成，持续时间由该钳位持续时间寄存器设置。钳制在Hsync的后缘之后开始像素周期的钳制放置计数（寄存器0x19）。钳位持续时间可以编程为1到255之间的任意值。不支持值0。　　为了获得最佳结果，应将钳位持续时间设置为包括Hsync信号后缘之后的大部分黑色参考信号时间。夹紧时间不足会在屏幕顶部产生亮度变化，并从平均图像级别（APL）或亮度的大变化中缓慢恢复。当EXTCLMP=1时，忽略该寄存器。通电默认设置为20d。　　0x1B位［7］钳位极性超控　　该位用于覆盖确定钳位信号极性的内部电路。开机默认设置为0。　　　　0x1B位［6］钳位极性　　仅当寄存器0x1B的位7=1时，该位指示钳位信号的极性。开机默认设置为1。　　　　0x1B位［5］自动偏移启用　　该位在自动偏移模式和手动偏移模式（禁用自动偏移）之间进行选择。有关详细信息，请参见“自动偏移”部分。开机默认设置为0。　　　　0x1B位［4:3］自动偏移更新频率　　这些位控制自动偏移电路的更新频率（如果启用）。建议每192个Hsyncs更新一次。开机默认设置为11。　　　　0x1B位［2:0］　　必须写入011才能正常运行。　　0x1C位［7:0］测试寄存器0　　必须设置为0xFF才能正常运行。　　SOG控制　　0x1D位［7:3］SOG切片器比较器阈值　　这些寄存器位以8mV为步进调整SOG切片器的比较器阈值，最小设置为8mV，最大设置为256mV。通电默认设置为15d，对应于128 mV的阈值。　　0x1D位［2］漏极性　　该位设置浸润信号的极性。开机默认设置为0。　　　　0x1D位［1:0］SOGOUT选择　　这些寄存器位控制SOGOUT管脚上的输出。选项包括切片器中的原始同步（即，同步切片器生成的未处理的SOG信号）、原始HSYNCx、同步筛选器中的重新生成的Hsync，这些Hsync可能由于滑行或退出而生成丢失的同步，或者最后是筛选的Hsync，这些Hsync排除了同步筛选器窗口中未出现的外部同步。开机默认设置为0。　　　　输入和功率控制　　0x1E位［7］通道选择覆盖　　该位提供对自动输入通道选择的覆盖。开机默认设置为0。　　　　0x1E位［6］通道选择　　如果寄存器0x1E的位7为1，则该位选择激活的输入通道。这将在通道0数据与同步或通道1数据与同步之间进行选择。开机默认设置为0。　　　　0x1E位［5］可编程带宽　　该位在低或高输入带宽之间进行选择；具有低输入带宽有助于限制低频输入的噪声。开机默认设置为1。低模拟输入带宽~7mhz；高模拟输入带宽~300mhz。　　　　0x1E位［4］断电控制选择　　该位决定断电是由芯片手动控制还是自动控制。如果选择自动控制（通过将该位设置为1），则AD9984A的决定基于某些同步检测位（寄存器0x24、位2、位3、位6和位7）的状态。如果在任何输入上检测到Hsync或sync on green输入，则芯片将通电或断电。对于手动控制，AD9984A允许通过专用引脚和寄存器位灵活控制。专用管脚允许硬件看门狗电路控制掉电，而寄存器位允许由软件控制掉电。使用手动断电控制时，无论是否使用，都必须设置断电引脚的极性（寄存器0x1E，位2）。如果未使用，建议将极性设置为高活性，并用10 kΩ电阻将引脚硬接线接地。　　　　0x1E位［3］断电　　此位用于手动将芯片置于断电模式。仅当选择了手动断电控制（寄存器0x1E，位4=0）时才使用。此寄存器位的状态和掉电引脚（引脚17）都用于控制手动断电。（有关关机的详细信息，请参阅电源管理部分。）　　　　0x1E位［2］断电引脚极性　　该位定义掉电引脚（引脚17）的极性。仅当选择了手动断电控制（寄存器0x1E，位4=0）时才使用。　　　　0x1E位［1］掉电快速切换控制　　该位控制一种特殊的快速切换模式。使用该位，AD9984A可以在断电期间保持激活状态，并且只将输出置于高阻抗。当两个芯片的数据输出连接到一个PCB上，并且用户希望在两个芯片之间即时切换时，此选项非常有用。　　　　0x1E位［0］浸没高阻抗控制　　此位控制断电模式下浸没输出引脚是否处于高阻抗。在大多数情况下，在正常运行期间，由于通常需要图形控制器进行同步检测，所以不会将SOGOUT置于高阻抗状态。将渗水沟置于高阻抗的选项主要包括允许工厂测试模式。　　　　输出控制　　0x1F位［7:5］输出模式　　这些位在输出模式的三个选项之间进行选择。在4:4：4模式下，RGB是标准的。在4:2：2模式下，YCbCr是标准配置，它将输出管脚的数量从30个减少到20个。在4:4：4ddr输出模式下，数据处于RGB模式，但在每个时钟边缘都会发生变化。通电默认设置为100。　　　　0x1F位［4］主输出启用　　该位将主输出置于激活或高阻抗模式。开机默认设置为1。　　　　0x1F位［3］辅助输出启用　　该位将二次输出置于激活或高阻抗模式。　　在使用4:2：2或4:4：4 DDR时指定辅助输出。在这些模式中，蓝色输出通道上的数据是次要输出，而红色和绿色通道上的输出数据是主要输出。辅助输出始终是DDR YCbCr数据模式。请参阅输出格式化程序部分和表12。开机默认设置为0。　　　　0x1F位［2:1］输出驱动强度　　这两个位为所有高速数字输出（除了VSOUT、A0和O/E字段）选择驱动强度。更高的驱动强度会导致更快的上升/下降时间，并且通常更容易捕获数据。较低的驱动强度会导致上升/下降时间变慢，并有助于降低EMI和数字产生的电源噪音。通电默认设置为10。　　　　0x1F位［0］输出时钟反转　　该位允许输出时钟反转。开机默认设置为0。　　　　0x20位［7:6］输出时钟选择　　这些位选择可选的输出时钟，例如固定的40mhz内部时钟、2×时钟、90°相移时钟或正常像素时钟。通电默认设置为00。　　　　0x20位［5］输出高阻抗　　该位将所有输出（除浸渍）置于高阻抗状态。通电默认设置为0。　　　　0x20位［4］吸收高阻抗　　该位允许将渗液管脚置于高阻抗模式。开机默认设置为0。　　　　0x20位［3］场输出极性　　该位设置磁场输出位的极性。开机默认设置为1。　　　　同步处理　　0x20位［2］PLL同步滤波器启用　　该位选择PLL使用的信号。它可以在HSYNCx/SOGINx的原始版本和Hsync/SOG的过滤版本之间进行选择。Hsync和SOG的过滤可以消除几乎所有传统上导致PLL中断的无关转换。开机默认设置为0。　　　　0x20位［1］同步处理输入选择　　此位选择同步处理器是否使用原始同步或重新生成的Hsync执行以下功能：coast、Hsyncs per Vsync count、field detection和Vsync duration counts。建议使用重新生成的Hsync。　　　　0x20位［0］　　必须设置为1才能正常工作。　　0x21位［7:0］　　必须设置为默认值。　　0x22位［7:0］　　必须设置为默认值。　　0x23位［7:0］同步滤波器窗口宽度　　这个8位寄存器设置重新生成的Hsync前沿的时间窗口（以25 ns为步进），以及允许同步脉冲通过的时间。因此，默认值为10时，窗口宽度为±250 ns。目标是设置窗口宽度以拒绝无关脉冲（请参阅同步处理部分）。与同步分隔符阈值一样，25ns的乘数值也有些变化。所有操作条件下的最大可变性为±20%（20 ns至30 ns）。　　检测状态　　0x24位［7］HSYNC0检测　　此位用于指示何时在HSYNC0输入引脚上检测到活动。如果HSYNC0保持在高位或低位，则不会检测到活动。同步处理框图（图9）显示了这个函数的实现位置。　　　　0x24位［6］HSYNC1检测　　此位用于指示何时在HSYNC1输入引脚上检测到活动。如果HSYNC1保持高或低，则未检测到活动。图9显示了这个函数的实现位置。　　　　0x24位［5］VSYNC0检测　　此位用于指示何时在VSYNC0输入引脚上检测到活动。如果VSYNC0保持高或低，则不会检测到活动。图9显示了这个函数的实现位置。　　　　0x24位［4］VSYNC1检测　　此位用于指示何时在VSYNC1输入引脚上检测到活动。如果VSYNC1保持高或低，则不会检测到活动。图9显示了这个函数的实现位置。　　　　0x24位［3］SOGIN0检测　　此位用于指示何时在SOGIN0 pin上检测到活动。如果SOGIN0保持在高位或低位，则不会检测到活动。图9显示了这个函数的实现位置。　　　　0x24位［2］SOGIN1检测　　此位用于指示何时在SOGIN1输入引脚上检测到活动。如果SOGIN1保持在高位或低位，则不会检测到活动。图9显示了这个函数的实现位置。　　　　0x24位［1］滑行检测　　此位检测EXTCK/COAST引脚上的活动。它表示两个信号中的一个处于活动状态，但不表示哪个信号处于活动状态。未检测到直流信号。　　　　0x24位［0］钳位检测　　此位用于指示何时在外部夹紧销上检测到活动。如果外部夹钳保持高或低，则不会检测到活动。　　　　极性状态　　0x25位［7］HSYNC0极性　　该位表示HSYNC0输入的极性。　　　　0x25位［6］HSYNC1极性　　该位表示HSYNC1输入的极性。　　　　0x25位［5］VSYNC0极性　　该位表示VSYNC0输入的极性。　　　　0x25位［4］VSYNC1极性　　该位表示VSYNC1输入的极性。　　　　0x25位［3］滑行极性　　该位表示外部滑行信号的极性。　　　　0x25位［2］钳位极性　　该位表示钳位信号的极性。　　　　0x25位［1］无关脉冲检测　　Hsync滤波器的第二个输出，这个状态位告诉输入的同步信号上是否存在无关脉冲。通常，外部脉冲用于复制保护，因此此状态位可用于此目的。　　　　0x25位［0］同步滤波器锁定　　当此位设置为1时，同步筛选器被锁定。设置为0时，同步文件管理器将被解锁。　　同步计数　　0x26位［7:0］Hsyncs/Vsync MSBs　　此寄存器包含12位计数器的8个MSBs，该计数器报告活动输入上每个Vsync的hsync数。它有助于确定模式，并且有助于设置PLL分频比。　　0x27位［7:4］hsync/Vsync l***　　此寄存器包含12位计数器的四个LSB，用于报告活动输入上每个Vsync的HSync数。　　测试寄存器　　0x28位［7:0］测试寄存器1　　必须写入0xBF才能正常运行。　　0x29位［7:0］测试寄存器2　　必须写入0x02才能正常运行。　　0x2A位［7:0］测试寄存器3只读位供将来使用。只读位供将来使用。　　0x2C位［7:5］偏移保持　　必须写入默认值0x00才能正常运行。　　0x2C位［4］自动偏移保持　　此位控制自动偏移函数是连续运行还是仅运行一次并保存结果。建议持续更新，因为它们允许AD9984A补偿随时间、温度等的漂移。如果首选一次性更新，则应在每次部件通电和模式更改时执行更新。要执行一次性更新，必须首先启用自动偏移（寄存器0x1B，位5）。接下来，必须首先将该位（自动偏移保持）设置为0，以使自动偏移功能运行并设置为最终值。然后，应将“自动偏移保持”设置为1，以保持自动电路计算的偏移值。AD9984A自动偏置电路的最大稳定时间为10次更新。例如，如果更新频率设置为每192 Hsyncs一次，则最大稳定时间为1920 Hsyncs（10×192 Hsyncs）。　　　　0x2C位［3:0］　　必须写入0x0才能正常运行。　　0x2D位［7:0］测试寄存器5　　读/写位以备将来使用。必须写入0xE8才能正常运行。　　0x2E位［7:0］测试寄存器6　　读/写位以备将来使用。必须写入0xE0才能正常运行。　　0x34位［2］SOG筛选器启用码　　当这个位元设为1时，SOG不传送宽度小于250纳秒的脉冲。这减少了可以不正确驱动PLL电路的杂散信号。此位的默认值为0或关闭。　　0x36位［0］VCO档位选择　　该位允许VCO选择较低的档位来运行较低的像素时钟，同时保持在较线性的范围内。　　　　0x3C位［7:4］测试位　　必须设置为0x0才能正常运行。　　0x3C位［3］自动增益匹配保持　　该位控制自动增益匹配功能是连续运行还是运行一次并保存结果。建议持续更新，因为它们允许AD9984A补偿随时间、温度等的漂移。　　如果首选一次性更新，则应在每次部件通电和模式更改时执行更新。要执行一次性更新，必须首先启用自动增益匹配（寄存器0x3C，位［2:0］）。接下来，该位（自动增益匹配保持）必须首先设置为1，以使自动增益匹配功能运行并稳定到最终值。　　然后，自动增益匹配保持位应设置为0，以保持自动电路计算的增益值。AD9984A自动增益匹配电路的最大稳定时间为10次更新。例如，如果将更新频率设置为每64个Hsyncs一次，则最大稳定时间将为640个Hsyncs（10×64个Hsyncs）。　　　　0x3C位［2:0］自动增益匹配启用　　这些位启用或禁用自动增益匹配功能。　　　　PCB布局建议　　AD9984A是一种高精度、高速、模拟设备。为了使零件达到最大的性能，有一个布局良好的板是很重要的。本节提供了使用AD9984A设计电路板的指南。　　模拟接口输入　　在图形输入上使用以下布局技术：　　•最小化进入图形输入的跟踪长度。这是通过将AD9984A尽可能靠近图形VGA接口来实现的。长输入跟踪长度是不可取的，因为它们会从电路板和其他外部源接收噪声。　　•将75Ω终端电阻器（见图4）尽可能靠近AD9984A芯片。终端电阻和AD9984A输入端之间的任何额外记录道长度都会增加反射的幅度，从而损坏图形信号。　　•使用75Ω匹配阻抗记录道。除75Ω外的跟踪阻抗也增加了反射的机会。　　•AD9984A具有非常高的输入带宽（300 MHz）。虽然希望获得具有快速边缘的高分辨率PC图形信号，但这也意味着它捕获任何高频噪声。因此，降低耦合到输入端的噪声量是很重要的。避免在模拟输入附近运行任何数字跟踪。　　•由于AD9984A的高带宽，使用带模拟输入的低通滤波器有助于降低噪声。（对于许多应用，滤波是不必要的）实验表明，在75Ω端接电阻器之前串联铁氧体磁珠（特别是Fair Rite 2508051217Z0）有助于过滤多余的噪声。但是，应用程序可以使用不同的珠子值。或者，在75Ω终端电阻器和输入耦合电容器之间放置100Ω至120Ω电阻器是有益的。　　电源旁路　　建议使用0.1μF电容器绕过每个电源引脚。例外情况是两个或多个电源插脚彼此相邻。对于这些电源/接地分组，只需要一个旁路电容器。其基本思想是在每个电源引脚的~0.5cm范围内有一个旁路电容器。另外，避免将电容器放在AD9984A的PC板的另一侧，因为这样做会在路径中插入电阻过孔。　　旁路电容器应位于电源平面和电源引脚之间。电流应该从电源平面流向电容器和电源引脚。不要在电容器和电源引脚之间进行电源连接。把通孔放在电容器垫下面，一直到电源平面，通常是最好的方法。　　尤其重要的是保持低噪声和良好的稳定性的光伏（时钟发电机电源）。PV的突然变化可以导致采样时钟相位和频率的类似变化。这可以通过仔细注意调节、过滤和旁路来避免。希望为每个模拟电路组（V和PV）提供单独的调节电源。　　一些图形控制器在活动（在活动图片时间）和空闲（在水平和垂直同步期间）时使用的功率水平相差很大。这会导致提供给模拟电源调节器的电压发生可测量的变化，而模拟电源调节器反过来又会产生被调节模拟电源电压的变化。这可以通过调节来自不同的、更清洁的电源（例如，来自12V电源）的模拟电源或至少光伏来减轻。　　还建议对整个电路板使用单个接地平面。经验一再表明，噪声性能与单一地面相同或更好。使用多个接地平面可能有害，因为每个单独的接地平面较小，并且可能导致长接地回路。　　在某些情况下，使用单独的地平面是不可避免的。对于这些情况，请在零件下面至少放置一个地平面。分割的位置应该在数字输出的接收器处。在这种情况下，更重要的是明智地放置元件，因为电流回路变得更长（电流走的是电阻最小的路径）。电流回路的一个例子是AD9984A的电源平面到数字输出轨迹、数字数据接收器、数字接地平面、模拟接地平面。　　锁相环　　将PLL环路滤波器组件尽可能靠近滤波器引脚。不要在这些部件附近放置任何数字或其他高频记录道。使用数据表中建议的公差小于等于10%的值。　　输出（数据和时钟）　　尽量减少数字输出必须驱动的跟踪长度。更长的记录道具有更高的电容，需要更多的瞬时电流驱动，这会产生更多的内部数字噪声。较短的轨迹减少了反射的可能性。　　添加50Ω到200Ω的串联电阻可以抑制反射，降低EMI，并减少AD9984A内部的电流尖峰。如果使用串联电阻，则将其放置在尽可能靠近AD9984A引脚的位置（尽管尽量不要在输出轨迹中添加通孔或额外长度以使电阻更接近）。　　如果可能，将每个数字输出驱动的电容限制在10 pF以下。这是很容易做到的，保持跟踪短和连接输出到只有一个设备。用过大的电容加载输出会增加AD9984A内部的电流瞬变，并在其电源上产生更多的数字噪声。　　数字输入　　AD9984A上的数字输入（HSYNC0、HSYNC1、VSYNC0、VSYNC1、SOGIN0、SOGIN1、SDA、SCL和CLAMP）设计用于3.3V信号，但可容忍5V信号。因此，如果使用5V逻辑，则不需要添加额外的组件。　　任何进入Hsync输入跟踪的噪声都会给系统增加抖动。因此，尽量减少记录道长度，不要在其附近运行任何数字或其他高频记录道。　　参考旁路　　AD9984A有两个参考电压，必须旁路才能使ADC正常工作。REFLO和REFHI通过10μF电容器相互连接。ADC电路使用这些参考，以确保最大的稳定性。将它们尽可能靠近AD9984A销。　　外形尺寸　　

　　特点和优点　　▪ N沟道MOSFET全桥大电流栅驱动　　▪ 高压侧或低压侧脉宽调制开关　　▪ 低电源电压运行的电荷泵　　▪ 100%脉冲宽度调制的加满充电泵　　▪ 死区时间可调的交叉传导保护　　▪ 5.5至50 V电源电压范围　　▪ 集成5V调节器　　▪ 诊断输出　　▪ 低电流睡眠模式　　　　说明　　A3941是一个全桥控制器，用于外部N通道功率mosfet，是专为汽车应用与大功率电感负载，如刷直流电机。　　一个独特的电荷泵调节器提供完整的（》10V）栅极驱动，电池电压低至7V，并允许A3941在降低栅极驱动的情况下运行，低至5.5V。　　自举电容器用于提供N通道mosfet所需的上述电池供电电压。高压侧驱动的内部充油泵允许直流（100%占空比）工作。　　全桥可以驱动在快或慢衰减模式下使用二极管或同步整流。在慢衰减模式下，电流再循环可以通过高侧或低侧FET。功率场效应晶体管通过电阻可调的死区时间来防止击穿。　　集成诊断提供欠压、超温和电源桥故障指示，并可配置为在大多数短路条件下保护功率mosfet。　　A3941采用28针TSSOP电源包供电，带有外露的热垫（后缀LP）。此包装不含铅，100%哑光镀锡引线框架。　　　　功能框图　　　　时序图　　　　功能描述　　A3941是一个全桥MOSFET驱动器（前置驱动器），需要一个7到50伏的单一无调节电源。它包括一个集成的5伏逻辑电源调节器。　　四个大电流栅极驱动器能够驱动广泛的N通道功率mosfet，并配置为两个高侧驱动器和两个低侧驱动器。A3941提供了所有必要的电路，以确保高压侧和低压侧外部FET的栅极源电压在电源电压低于7 V时均高于10 V。对于极端的电池压降条件，在电源电压低于5.5 V但栅极驱动电压降低的情况下，可保证正常工作。　　A3941可以由一个单片机的单脉冲宽度调制输入驱动，并且可以配置为快速或慢速衰减。快速衰减可提供四象限电机控制，而慢速衰减适用于两象限电机控制或简单电感负载。在慢衰变中，电流再循环可以通过高侧或低侧mosfet。无论哪种情况，同步整流都可以提高电桥效率。外部电桥中的交叉传导（穿透）可通过可调死区时间来避免。　　低功耗睡眠模式允许A3941、电源桥和负载保持与车辆蓄电池电源的连接，而无需额外的电源开关。　　A3941包括许多针对欠压、超温和电源桥故障的保护功能。故障状态使设备或外部控制器能够响应，具体取决于故障条件和逻辑设置。提供两个故障标志输出FF1和FF2，用于向外部控制器发送检测到的故障信号。　　电源　　需要通过反向电压保护电路将单个电源连接到VBB引脚。电源应与连接在VBB和接地引脚附近的陶瓷电容器分离。　　A3941在规定的参数范围内工作，VBB电源从7伏到50伏，电源电压降到5.5伏，工作正常。这为在恶劣的汽车环境中使用提供了一个非常坚固的解决方案。　　V5引脚外部上拉电阻器的5V低电流电源由集成的5V调节器提供。这个调节器也被内部逻辑电路使用，并且必须在V5引脚和GND之间通过至少100 nF的电容器断开。当复位保持在低位时，5 V调节器被禁用。　　门驱动器　　A3941设计用于驱动外部低导通电阻、功率N通道mosfet。它提供了快速充放电外部FET栅电容所需的大瞬态电流，以减少开关过程中外部FET的损耗。充电和放电速率可以通过与FET栅极串联的外部电阻来控制。　　栅极驱动电压调节栅极驱动器由一个内部调节器供电，该调节器限制驱动器的供电，从而限制最大栅极电压。当VBB电源大于16v时，调节器是一个简单的线性调节器。低于16V时，稳压电源由电荷泵升压转换器维持，该转换器需要在CP1和CP2引脚之间连接一个泵电容器。该电容器的最小值必须为220 nF，通常为470 nF。　　可在VREG引脚上获得标称为13 V的调节电压。必须将足够大的存储电容器连接到此管脚，以向低端驱动器和引导电容器提供瞬态充电电流。　　加满充油泵每个阶段都提供一个额外的加满充电泵。充电泵允许高压侧驱动器无限期地保持外部FET上的栅极电压，如果需要，确保所谓的100%脉宽调制。这是一个小电流涓流电荷泵，只有在高侧场效应管被信号打开后才能工作。浮动高边栅极驱动需要一个小的偏置电流（《20μa）来保持高电平输出。如果没有自上而下的电荷泵，这种偏置电流将通过Cx引脚从自举电容器中引出。电荷泵提供足够的电流，以确保引导电压，从而门源电压保持在必要的水平。　　注意，高边栅极的初始通电所需的电荷始终由自举电容器提供。如果自举电容器被放电，顶部的电荷泵将不能提供足够的电流，使场效应管打开。　　在某些应用中，在电桥中每个场效应管的栅极和源极之间增加了一个安全电阻器。当高侧场效应管保持在导通状态时，通过相关高侧栅极源电阻器（RGSH）的电流由高侧驱动器提供，因此在顶部电荷泵上显示为静态电阻负载。在电气特性表中显示了顶部电荷泵能够提供电流的最小RGSH值。　　GLA和GLB针这些是外部N通道mosfet的低端栅极驱动输出。栅极驱动输出和栅极到场效应管的连接（尽可能接近场效应管）之间的外部电阻可用于控制栅极处看到的转换速率，从而提供对SA和SB输出的di/dt和dv/dt的一些控制。GLx走高打开驱动器的上半部分，向外部电源桥中的低端FET的栅极提供电流，并将其打开。GLx变低会打开驱动器的下半部分，从外部FET栅极电路向LSS引脚注入电流，从而关闭FET。　　SA和SB引脚直接连接到电机上，这些端子感应负载上的电压。这些端子还连接到自举电容器的负极，是浮动高端驱动器的负极电源连接。来自高侧FET栅极电容的放电电流流过这些连接，这些连接应该具有到FET电桥的低阻抗电路连接。　　GHA和GHB引脚这些终端是外部N通道FET的高端栅极驱动输出。栅极驱动输出和栅极到场效应管的连接（尽可能接近场效应管）之间的外部电阻可用于控制栅极处看到的转换速率，从而控制SA和SB输出的di/dt和dv/dt。GHx的高通使驱动器的上半部分通电，向外部电机驱动桥中高侧FET的栅极提供电流，使其通电。GHx变低会打开驱动器的下半部分，从外部FET栅极电路向相应的Sx引脚注入电流，从而关闭FET。　　CA和CB引脚这些是自举电容器的高压侧连接，是高压侧栅极驱动器的正电源。当相关输出Sx端子低时，自举电容器充电到大约VREG。当Sx输出振荡高时，bootstrap电容器上的电荷导致相应Cx端子上的电压随输出升高，以提供高侧fet所需的升压栅极电压。　　LSS引脚这是场效应管栅极电容放电的低侧返回路径。它应该通过一个独立的低阻抗连接直接连接到低侧外部FET的公共源。　　RDEAD引脚该引脚控制FET开关过程中死区时间的内部产生。　　•当RDEAD和AGND之间连接的电阻大于3 kΩ时，栅极驱动电路会阻止交叉传导，这会在关闭一个FET和打开互补FET之间引入死区时间tDEAD。死区时间由RDEAD和AGND引脚之间连接的电阻值得出。　　•当RDEAD直接连接到V5时，栅极驱动电路可防止交叉传导。在这种情况下，tDEAD默认值为6μs（典型值）。　　逻辑控制输入　　四个低压电平数字输入为栅极驱动器提供控制。这些逻辑输入均具有500 mV的标称滞后，以提高噪声性能。它们一起用于提供高侧或低侧再循环的快速衰减或缓慢衰减。它们还提供表1和表2中定义的制动、滑行和睡眠模式。　　PWMH和PWML引脚这些输入可以用来控制电桥中的电流。PWMH提供高侧斩波，PWML提供低侧斩波。当一起使用时，它们以快速衰减模式控制电源桥。表2中提供了脉宽调制选项。　　•设置PWMH low关闭激活的高端驱动器。这提供了高侧斩波慢衰减脉宽调制。　　•设置PWML低关闭激活的低端驱动器。这提供了低侧斩波慢衰减脉宽调制。　　•PWMH和PWML也可以连接在一起，并由单个PWM信号驱动。这提供了快速衰减的脉宽调制。　　相位管脚相位引脚的状态决定了负载电流的正方向（见表1）。当需要全四象限控制（快速衰减同步整流）时，相位引脚也可以用作PWM输入（见表2）。　　SR销这将启用或禁用同步校正。当SR高时，启用同步整流。当出现pwmof相时（PWMH和PWML中的一个或两个都低管脚），同步整流打开的MOSFET是互补的一个关闭。这确保电流通过低电阻MOSFET而不是二极管。　　　　当SR低时，同步整流被禁用。在这种情况下，会出现更少的MOSFET开关周期，从而减少A3941中的损耗。然而，负载电流通过功率mosfet的高阻体二极管循环，在功率桥中造成更大的功耗。　　复位引脚这是一个激活的低输入，激活时允许A3941进入睡眠模式。当复位保持在低位时，调节器和所有内部电路被禁用，A3941进入休眠模式。在完全进入睡眠模式之前，调节器去耦和存储电容器放电时存在短延迟。这通常需要几毫秒，具体取决于应用程序条件和组件值。　　在休眠模式下，VBB电源的电流消耗降至最低水平。此外，锁定的故障和相应的故障标志被清除。当A3941脱离休眠模式时，保护逻辑确保栅极驱动输出关闭，直到充油泵达到其正确工作状态。在标称条件下，充油泵在约3 ms内稳定。　　重置也可用于在不进入睡眠模式的情况下清除锁定的故障标志。为此，将复位低保持小于复位脉冲时间tRES。这将清除任何禁用输出的锁定故障，如短路检测或引导电容器欠压。　　请注意，A3941可以配置为在没有任何外部逻辑输入的情况下启动。为此，请通过外部电阻器将复位销拉到VBB。电阻值应在20到33 kΩ之间。　　滑行和制动状态　　把电力桥置于海岸状态，这就是所有的电力桥关闭mosfet时，两个PWM输入（PWMH和PWML）必须保持低电平，同时SR必须保持低电平。这迫使所有的门驱动器输出低。　　制动是通过强迫动力桥在负载上施加短路来实现的，允许负载的反电动势产生制动力矩。　　使用PWMH、PWML和SR上的输入组合可以实现几种制动状态。例如，保持PWML和SR高，而PWMH低，则打开两个低侧fet以缩短负载。短路路径始终存在，并在电机旋转的两个方向上提供制动。另一个例子是保持SR低，当PWML高而PWMH低时，使只有一个低侧FET激活，并且制动电流流过相对低侧FET的体二极管。这只向一个方向提供制动，因为如果电机反转，二极管不允许制动电流流动。此外，通过交换PWMH和PWML，制动电流可以在高压侧开关周围循环。　　诊断　　A3941集成了若干诊断功能，以提供故障状态指示，并在需要时采取措施防止永久性损坏。除了系统范围的故障，如欠压和超温，A3941集成了每个外部FET的单个漏源监控器，以提供短路检测。　　诊断管理管脚　　VDSTH别针通过测量每个有源FET的漏源电压VDS，并将其与施加在VDSTH输入端的阈值电压VDSTH进行比较，确定外部FET上的故障。为了避免在切换瞬变过程中错误的故障检测，比较被内部消隐定时器延迟。如果施加到VDSTH引脚的电压大于禁用阈值电压VDSDIS，则禁用FET短路检测。　　VDRAIN引脚这是一个来自外部FET电桥顶部的低电流感应输入。该输入允许精确测量高压侧FET漏极处的电压。它应该直接连接到电源正极连接点处的电源桥FET的排水管的公共连接点。VDRAIN引脚的输入电流与VDSTH引脚上的电压成正比，可近似为：　　　　其中IVDRAIN是进入vdstrain引脚的电流，单位为μA，VDSTH是VDSTH引脚上的电压，单位为V。　　FF1和FF2引脚这些是开路漏极输出故障标志，通过其状态指示故障条件，如表3所示。　　如果同时检测到两个或多个故障，则故障标志的状态将由所有检测到的故障的标志状态的逻辑或确定。　　　　故障状态　　超温如果接头温度超过超温阈值（通常为165°C），A3941将进入超温故障状态，FF1将变高。只有当温度降至TJF–TJFhys规定的恢复水平以下时，才会清除超温故障状态和FF1。　　不会禁用任何电路。外部控制电路必须采取措施以某种方式限制功耗，以防止对A3941芯片的过热损坏和不可预知的设备操作。　　VREG欠压VREG提供低压侧栅极驱动器和自举充电电流。在启用任何输出之前，确保电压足够高是至关重要的。如果VREG、VREG处的电压低于下降的VREG欠压锁定阈值VREGUVoff，则A3941将进入VREG欠压故障状态。在此故障状态下，FF1和FF2都将处于高电平，并且输出将被禁用。当VREG上升到高于VREG欠压锁定阈值VREGUVon时，VREG欠压故障状态和故障标志将被清除。　　VREG欠压监测电路在通电期间处于激活状态，并且A3941保持在VREG欠压故障状态，直到VREG大于上升的VREG欠压锁定阈值VREGUVon。　　自举电容器欠压A3941监控单个自举电容器的电压，以确保它们有足够的电荷为高端驱动器提供电流脉冲。在打开高压侧驱动器之前，相关引导电容器上的电压必须高于打开电压限制。如果不是这种情况，那么A3941将通过激活互补的低端驱动器来启动引导充电循环。在正常情况下，这将在几微秒内使引导电容充电到高于开启电压，然后将启用高端驱动器。　　当高压侧驱动器激活时，引导电压监视器保持激活状态，如果电压低于关闭电压，则启动充电循环。　　在这两种情况下，如果存在阻止引导电容器充电的故障，则充电周期将超时，故障标志（指示欠压）将被设置，并且输出将被禁用。引导欠压故障状态保持锁定，直到重置设置为低。　　V5欠压V5的逻辑电源调节器电压输出受到监控，以确保正确的逻辑操作。如果V5、V5处的电压降到下降的V5欠压锁定阈值V5UVoff以下，则A3941将进入V5欠压故障状态。在此故障状态下，FF1和FF2都将处于高电平，并且输出将被禁用。此外，由于不能保证报告的其他故障的状态，所有故障状态和故障标志都被重置，并被对应于V5欠压故障状态的故障标志替换。例如，V5欠压将重置现有短路故障条件，并用V5欠压故障替换。当V5上升到V5UVoff+5UVhys定义的上升V5欠压锁定阈值以上时，V5欠压故障状态和故障标志将被清除。　　V5欠压监测电路在通电期间激活，A3941保持在V5欠压故障状态，直到V5大于上升的VREG欠压锁定阈值，V5UVoff5UVhys。　　短故障操作通过监测每个有源FET的漏源电压VDS，并将其与VDSTH引脚的故障阈值电压进行比较，确定功率桥中的短路。由于功率mosfet需要有限的时间才能达到额定导通电阻，测量的漏源电压将显示为相位开关故障。为了避免这种假短故障检测，在两种情况下忽略比较器的输出：　　▪ 当外部FET关闭时　　▪ 直到这段时间结束，称为故障空白时间，在FET开启之后。　　当FET导通时，如果漏源电压在故障空白时间后的任何时候超过VDSTH引脚的电压，则将检测到短路故障。此故障将被锁定，FET将被禁用，直到复位。　　在不需要短时间检测的应用中，可以通过将VDSTH连接到V5或通过施加大于禁用阈值电压VDSDIS的电压来禁用此功能。这将完全禁用VDS监视器电路，防止通过故障标志检测短路故障和任何短路故障指示。在这种情况下，外部FET将不受A3941的保护。　　供不应求当VDSTH小于禁用阈值电压时，通过使用适当的Sx引脚和LSS引脚监测每相低压侧fet上的电压，可以检测到从任何电机相连接到电池或VBB连接的短路。该漏源电压VDS与VDSTH引脚上的电压连续比较。　　如果场效应管没有激活，则忽略此比较的结果。在FET开启后的一个故障空白时间间隔内，也会忽略该故障。如果比较器不被忽略，它的输出表明VDS超过了VDSTH引脚的电压，那么FF2将是高的。　　对地短路当VDSTH小于禁用阈值电压时，vdsdi通过使用适当的Sx管脚和VDRAIN处的电压监测每相高压侧fet上的电压来检测从任何电机相连接到接地的短路。该漏源电压VDS与VDSTH引脚上的电压连续比较。如果场效应管没有激活，则忽略此比较的结果。在FET开启后的一个故障空白时间间隔内，也会忽略该故障。如果比较器不被忽略，其输出指示VDS超过VDSTH引脚的电压，FF2将是高的。　　短路负载对地短路和对电源短路监视器电路也会检测到电机相绕组短路。在大多数情况下，短路绕组将由同时检测到的高压侧和低压侧故障指示。在某些情况下，相对阻抗可能只允许检测一个短路。　　应用程序信息　　基于PWM控制的电桥管理　　A3941提供两个PWM控制信号、电流方向的相位控制以及启用或禁用同步整流的能力。这允许实现各种各样的全桥控制方案。六种基本方案如表2所示，并在下文中作进一步说明。　　缓慢衰变慢衰减是最简单和最常见的控制配置。图1A显示了当向PWMH施加一个PWM信号时，在PWML和相位绑定高和SR低的情况下，电桥和负载电流的路径。　　在这种情况下，高压侧mosfet在电流衰减时间（PWM关闭时间）内关闭，负载电流通过低压侧mosfet再循环。这通常被称为高压侧斩波或高压侧脉宽调制。循环电流流过低压侧MOSFET的体二极管，这是对高压侧MOSFET被关断的补充。通过在PWM关断期间打开互补mosfet来缩短反向二极管并提供同步整流，可以提高效率。如图1B所示，将SR取高很容易实现。　　通过将PWM信号应用于PWML管脚而不是PWMH管脚，低压侧MOSFET在PWM关闭时间内关闭，负载电流通过高压侧MOSFET循环，如图1C所示。　　在所示的三种慢衰减配置中，只需对相引脚施加一个低电平，就可以反转负载中平均电流的方向。参考表2中的慢衰减条目，当相位较高时，平均电流从A相连接（SA）流向B相连接（SB）。当相位低时，方向是从B到A。　　快衰变虽然对于大多数简单的控制系统来说，慢衰减通常能提供对负载电流的充分控制，但是电流控制的稳定性可能会受到负载反电势等因素的影响。在这些情况下，通常执行器定位或伺服控制系统，可能需要使用快速衰减来提供对负载电流的连续控制。A3941可以配置为使用二极管再循环或同步整流提供快速衰减。　　通过应用　　同时向两个脉冲宽度调制输入端（PWMH和PWML）发送脉冲宽度调制信号，同时禁用SR（图2A）。因为电流的循环是通过mosfet的体二极管，所以平均负载电流不能为负，所以对于慢衰减来说方案中，相位输入仍然需要反向负载电流。　　　　虽然快速衰减二极管整流提供了比慢衰减方案更高的电流控制程度，但它仍然可能无法为需要全四象限控制的伺服系统提供足够的控制。这只可能使用快速衰减和同步整流。通过对相位输入应用PWM信号，并保持PWMH、PWML和SR高（图2B），负载电流可以通过单个PWM信号在两个方向上控制。由于处于电桥状态的四个mosfet都发生了变化，所以电源可以直接施加到任意方向的负载上。其效果是：当PWM占空比小于50%时，平均电流从B流向A；当大于50%时，平均电流从A流向B；当大于50%时，平均电流为零。这使得负载电流不受任何反电动势电压的影响，例如由旋转电机产生的反电动势电压，并且有效地允许施加的转矩在任一方向上与电机一起工作或与电机相反。　　同步整流同步整流用于降低外部mosfet的功耗。如上所述，可以指示A3941在负载电流再循环脉冲宽度调制关闭循环期间打开相应的低压侧和高压侧驱动器。在衰减时间内，同步整流允许电流流过选定的MOSFET，而不是流过源漏体二极管。循环功率mosfet的体二极管将仅在每个PWM转换发生的死区期间导通。　　Dead Time　　为了防止功率场效应管桥的任何相位中的交叉传导（穿透），必须在高侧或低侧关断和下一个互补开断事件之间具有死区延时tDEAD。当任何互补的高边和低边fet对同时被切换时（例如，当使用同步整流时或在自举电容器充电循环后），会发生交叉传导电位。在A3941中，两个相位的死区时间由一个死区时间电阻器RDEAD在RDEAD和AGND引脚之间设置。　　　　对于介于3 kΩ和240 kΩ之间的RDEAD值，在25°C时，tDEAD的标称值（单位：ns）可近似为：　　　　其中RDEAD是kΩ。RDEAD值在6到60 kΩ之间时，获得了最大的精度，如图3所示。　　IDEAD电流可通过以下方式估算：　　　　通过将RDEAD引脚直接连接到V5引脚，可以设置最大死区时间，通常为6μs。　　功率场效应管和外串联栅极电阻的选择决定了死区电阻RDEAD的选择。死区时间应足够长，以确保在互补场效应管开始导电之前，一个相中的一个场效应管已经停止导电。这还应考虑到A3941内部驱动器的FET栅极电容、串联栅极电阻和导通电阻的公差和变化。　　只有当一个FET的on命令出现在其互补FET的off命令之后的tDEAD内时，才会出现死区时间。在相位驱动的一侧永久关闭的情况下，例如使用具有缓慢衰减的二极管整流时，则不会出现死区时间。在这种情况下，在相应的相位输入变高后，栅极驱动器将在指定的传播延迟内打开。（请参阅门驱动正时图。）　　故障空白时间　　为了避免错误的短路故障检测，当任何场效应晶体管关闭时以及在其打开后的一段时间内，都会忽略来自VDS监视器的输出。这段时间是故障空白时间。它的长度是死区时间tDEAD加上一个额外的时间段来补偿VDS监视器中的延迟。这个额外的延迟通常是300到600纳秒。　　制动　　A3941可以通过强制所有低压侧FET开启和高压侧FET关闭（SR=1，PWMH=0，PWML=1）或相反地强制所有低压侧FET关闭和高压侧FET开启（SR=1，PWMH=1，PWML=0）来执行动态制动。这有效地短路了电机的反电动势，产生了一个断开扭矩。　　制动时，负载电流可近似为：　　　　其中VBEMF是电机产生的电压，RL是相绕组的电阻。　　制动时必须小心，以确保不超过功率FET的最大额定值。动态制动相当于同步整流的慢衰减。　　自举电容器的选择　　必须正确选择引导电容器CBOOTx，以确保A3941正常运行。如果电容太高，充电电容会浪费时间，从而限制最大占空比和脉宽调制频率。如果电容太低，在电荷从CBOOTx转移到FET栅极时，由于电荷共享，会有很大的电压降。　　为了保持这个电压降很小，自举电容器QBOOT中的电荷应该比FET的栅极QGATE所需的电荷大得多。系数20是一个合理值，可以使用以下公式计算CBOOT的值：　　　　因此：　　　　其中VBOOT是引导电容器上的电压。　　当FET开启时，引导电容器上的电压降∏V可近似为：　　　　所以，对于20的因子，∏V大约是VBOOT的5%。　　在正常工作条件下，自举电容器的最大电压为VREG（max）。然而，在某些情况下，电压可瞬时达到18 V，即Cx和Sx管脚之间的齐纳二极管的钳位电压。在大多数应用中，有一个好的陶瓷电容器，工作电压可以限制在16伏。　　自举充电　　在要求高压侧脉冲宽度调制周期之前，最好确保高压侧自举电容器完全充电。　　电容器充电所需的时间tCHARGE（μs）近似为：　　　　式中，CBOOT是自举电容器的值，单位为nF，∏V是自举电容器所需的电压。　　通电后，当驱动器长时间禁用时，引导电容器可以完全放电。在这种情况下，∏V可被视为全高侧驱动电压，12 V。否则，∏V是电荷转移过程中电压下降的量，应小于或等于400 mV。当Sx引脚被拉低，电流从VREG通过内部引导二极管电路流向CBOOT时，电容器充电。　　自助收费管理　　A3941提供自动引导电容充电管理。对每相的自举电容器电压进行连续检查，以确保其高于自举欠压阈值VBOOTUV。如果自举电容器电压低于此阈值，A3941将打开必要的低侧FET，并继续充电，直到自举电容器超过欠压阈值加上滞后，VBOOTUV+VBOOTUVhys。最小充电时间通常为7μs，但对于非常大的自举电容器值（》1000nf），充电时间可能更长。如果自举电容器电压在大约200μs内未达到阈值，则会标记欠压故障。　　VREG电容器的选择　　内部参考电压VREG为低压侧栅极驱动电路提供电流，为自举电容器提供充电电流。当一个低边场效应管被打开时，栅极驱动电路将向栅极提供快速打开场效应管所需的高瞬态电流。这种电流可以达到几百毫安，不能由VREG调节器的有限输出直接提供，必须由连接到VREG的外部电容器提供。　　高侧场效应管的导通电流与低侧场效应管的导通电流值相似，但主要由自举电容提供。然而，自举电容器必须从VREG调节器输出重新充电。不幸的是，引导充电可能发生在低压侧开启后很短的时间内。这要求VREG和AGND之间连接的电容值应足够高，以便在低压侧FET导通和自举电容充电的组合下，将VREG上的瞬态电压降降降至最低。20×CBOOT是一个合理的值。最大工作电压永远不会超过VREG，因此电容器的额定电压可以低至15 V。该电容器应尽可能靠近VREG引脚放置。　　电源去耦　　因为这是一个开关电路，所以开关点的所有电源都有电流尖峰。与所有此类电路一样，电源连接应与电源引脚和接地之间的陶瓷电容器（通常为100 nF）分离。这些电容器应尽可能靠近设备电源引脚VBB和V5以及接地引脚GND。　　功耗　　在预期环境温度较高的应用中，片上功耗可能成为一个关键因素。应注意确保操作条件允许A3941保持在连接温度的安全范围内。　　A3941，PD消耗的功率可通过以下方式估算：　　　　鉴于：　　　　式中：　　N是一个脉冲宽度调制周期内FET开关的数量，以及　　　　N=1表示二极管再循环慢衰变，N=2表示同步整流慢衰变或二极管再循环快衰变，N=4表示同步整流快衰变。　　布局建议　　在设计高频、快速开关、大电流电路时，必须仔细考虑PCB版图。以下是关于其中一些考虑因素的建议：　　•外部场效应管的A3941接地、接地和高电流回路应分别返回电机电源滤波电容器的负极。这将最小化开关噪声对设备逻辑和模拟参考的影响。　　•外露的热垫应连接至接地引脚，并可能构成控制器电源接地的一部分（见图4）。　　•通过在所有功率场效应晶体管的漏极和源极端子上使用短而宽的铜线，将杂散电感降至最低。这包括电机引线连接、输入电源总线和低压侧功率场效应晶体管的公共电源。这将使快速切换大负载电流所产生的电压最小化。　　•考虑在功率场效应晶体管的源极和漏极之间使用小型（100 nF）陶瓷去耦电容器，以限制电路轨迹电感引起的快速瞬态电压尖峰。　　•尽可能短地保持栅极放电回路连接Sx和LSS。这些记录道上的任何电感都会在相应的A3941引脚上引起负跃迁，这可能会超过绝对最大额定值。如果可能的话，考虑使用箝位二极管来限制这些引脚相对于GND的负偏移。　　•敏感连接，如RDEAD和VDSTH，其接地电流很小，应连接至安静接地（见图4），安静接地独立连接，最靠近接地引脚。这些敏感部件不应直接连接到电源公共线或公共接地平面。它们必须直接参考GND引脚。　　•VBB、VREG和V5的电源去耦应连接至控制器电源接地，即　　独立连接在接地引脚附近。去耦电容器还应尽可能靠近相关电源引脚。　　•如果布局空间有限，则可将静音和控制器电源接地合并。在这种情况下，确保死区电阻的接地回路靠近接地引脚。　　•使用紧密接地（尖端和筒形）探针，对照接地引脚，检查LSS引脚上瞬态的峰值电压偏移。如果LSS处的电压超过本数据表中所示的绝对最大值，则在LSS引脚和GND引脚之间添加一个或两个额外的夹紧和电容，如图4所示。　　•栅极充电驱动路径和栅极放电返回路径可能携带大的瞬态电流脉冲。因此，来自GHx、GLx、Sx和LSS的迹线应尽可能短，以降低电路迹线电感。　　•提供从LSS到电源桥公共点的独立连接。不建议将LSS直接连接到GND引脚，因为这可能会给诸如死区计时器之类的敏感功能注入噪声。　　•可在VBB的连接中放置一个低成本的二极管，以提供反向电池保护。在反向电池条件下，可以使用电源FET的体二极管将反向电压钳制到约4 V。在这种情况下，VBB连接中的附加二极管将防止损坏A3941，VDRAIN输入将在反向电压下保持。　　请注意，以上只是建议。每个应用程序都不同，可能会遇到不同的敏感度。一个运行几安培的驱动器将比一个运行150安培的驱动器更不敏感，每个设计都应在最大电流下进行测试，以确保消除任何寄生效应。　　　　包装LP 28针TSSOP，带外露热垫　　

msp430f5438a的中文资料，与英文资料差不多

　　一般说明　　LM1578A是一个开关调节器，可以很容易地设置直流-直流电压转换电路，如降压、升压和反转配置。LM1578A是一个独特的比较器输入级，它不仅具有反向和非反向输入的独立管脚，同时也为每个输入提供一个内部1.0V参考，从而简化电路设计和p.c.板布局。这个输出可以切换到750毫安，并有输出管脚集电极和发射器，以提高设计灵活性。外部的限流端子可参考接地或车辆识别号终端，具体取决于应用。此外，LM1578A还有一个板上振荡器，用于设置单个外部电容器的开关频率小于1赫兹至100千赫（典型）。LM1578A是LM1578的改进版本，为总电源电压提供更高的最大额定值，并且输出晶体管发射极和集电极电压。　　特征　　反向和非反向反馈输入　　输入端n 1.0V参考电压　　从2V到40V的电源电压运行　　输出电流高达750毫安，饱和小于0.9伏　　电流限制和热关机　　占空比高达90%　　应用　　降压、升压、逆变和单端变压器配置　　电机速度控制　　闪光灯　　　　绝对最大额定值（注1）　　总电源电压50V　　集电极输出对地-0.3V至+50V　　发射器输出对地（注2）–1V至+50V　　功耗（注3）内部限制　　输出电流750毫安　　储存温度−65°C至+150°C　　铅温（焊接，10秒）260摄氏度　　最高结温150 303C　　ESD公差（注4）2kV　　运行额定值　　环境温度范围　　LM1578A−55°C≤TA≤+125°C　　LM2578A−40°C≤TA≤+85°C　　LM3578A 0摄氏度≤TA≤+70摄氏度　　结温范围　　LM1578A−55°C≤TJ≤+150°C　　LM2578A−40°C≤TJ≤+125°C　　LM3578A 0摄氏度≤TJ≤+125摄氏度　　电气特性　　除非另有规定，否则这些规范适用于2V≤VIN≤40V（2.2V≤VIN≤40V（TJ≤−25○）C）、定时电容CT=3900 pF和25%≤占空比≤75%。标准字体中的值适用于TJ=25℃；黑体字体中的值适用于在规定的工作结温度范围内运行。　　　　电气特性（续）　　这些规范适用于2V≤VIN≤40V（TJ≤——25——C时，2.2V≤VIN≤40V）、定时电容CT=3900 pF和25%≤占空比≤75%，除非另有规定。标准字体中的值适用于TJ=25℃；黑体字体中的值适用于在规定的工作结温度范围内运行。　　　　注1：绝对最大额定值表示设备可能损坏的极限。操作时不适用直流和交流电气规范超出额定工作条件的装置。　　注2：对于TJ≥100°C，发射极引脚电压不得低于地面0.6V（见应用信息）。　　注3：在高温下，设备必须根据封装热阻降额。TO-99包装中的设备必须在150℉C/W下降额，连接至环境，或45°C/W，连接至外壳。8针浸没的设备必须在95°C/W下降额，与环境连接。表面安装包中的设备必须在150°C/W下降额，与环境连接。　　注4：人体模型，1.5 kΩ与100 pF串联。　　注5：典型值适用于TJ=25°C，代表最可能的参数范数。　　注6：保证所有限值，并在室温（标准型面）和极端温度（粗体型面）下进行100%生产试验。使用所有限制计算平均输出质量水平（AOQL）。　　注7：在室温（标准型面）和极端温度（粗体型面）下保证的所有限值。室温限制为100%生产经过测试。通过使用标准统计质量控制（SQC）方法的相关性，保证温度极限。所有限制都用于计算AOQL。　　注8：输入端子可防止意外对地短路，但如果外部电压高于参考电压，则电流过大流量应限制在5毫安以下。　　注9:I1和I2是输入端的外部汇电流（参考测试电路）。　　注10：将10 kΩ电阻器从引脚1连接到引脚4将驱动占空比达到最大值，通常为90%。施加最小电流极限感应电压到销7不会将占空比降低到低于50%。在引脚7上施加最大电流限制感应电压一定会将占空比降低到50%以下。当集电极输出摆幅为40V或更大时，可能需要将该电压增加15 mV以将占空比降低至0%（见接地参考电流极限感应电压典型曲线）。　　注11：可根据要求提供军用RETS规范。打印时，LM1578A RETS规范符合本栏中的黑体限制。这个LM1578AH也可作为标准军用图纸采购。　　典型性能特征　　　　　　测试电路　　可以使用所示的测试电路进行参数测试。用选择所需的车辆识别号、收集器电压和占空比可调电源。带输入的数字电压表应使用大于100 MΩ的电阻测量以下内容：输入参考电压到地；S1在任一位置。电平偏移精度（%）=（TP3（V）/1V）x 100%；I1=I2=1毫安时为S1输入电流（毫安）=（1V−Tp3（V））/1 MΩ：I1=I2时为S1=0毫安。　　振荡器参数可在Tp4处使用频率计数器或示波器测量。电流极限检测电压通过连接一个可调的0到1V浮动电源，与电流限制端子，并将其指接地或车辆识别码终端。将占空比设置为90%，并监控测试点TP5，同时调整浮动电源电压直到LM1578A的占空比刚刚达到0%。这个电压是电流极限感应电压。电源电流应与占空比一起测量在0%时，在I1=I2=0毫安的位置上为S1。LM1578A规格采用自动测量测试设备。此电路为客户提供检查参数方便。由于可能试验条件的变化，测量值这些测试程序可能与工厂的测试程序不匹配　　运算放大器电源为±15V　　DVM输入电阻》100 MΩ*LM1578最大占空比为90%　　　　术语定义　　输入参考电压：电压（指地）必须应用于反转或非反转使调节器开关改变状态的输入（开或关闭）。　　输入参考电流：必须绘制的电流从反转或非反转输入导致调节器开关改变状态（开或关）。　　输入电平偏移精度：本规范确定输出控制取决于从逆变器中获得相等电流的调节器的输出电压容限和非逆变输入（参见图21的逆变调节器和图21的RS-232线路驱动电源23页）。通过使用两个等值电阻从逆变和非逆变中吸取电流来测试电平偏移精度输入端子，然后测量通过电阻产生的电压开关输出的占空比。　　集电极饱和电压：当反向输入端通过一个10 kΩ电阻接地，输出端的晶体管发射极接地时，集电极饱和电压是给定条件下的集电极对发射极电压集电极电流。　　发射极饱和电压：通过10 kΩ电阻和输出晶体管的反向输入端子接地集电极连接至车辆识别号，发射器饱和电压为给定发射极电流的集电极到发射极的电压。集电极发射极维持电压输出晶体管的集电极-发射极击穿电压，在规定电流下测量。　　电流极限检测电压：电流下的电压限位销，指电源或接地端子，会导致输出晶体管关闭并在振荡器频率下逐周期重置。　　电流极限检测电流：施加电压等于电流极限检测电压的电流极限终端的偏置电流。　　电源电流：IC电源电流，不包括当振荡器工作时，通过输出晶体管的电流。　　功能描述　　LM1578A是为使用而设计的脉冲宽度调制器作为开关调节器控制器。也可用于其他需要控制脉冲宽度电压驱动的应用。一种控制信号，通常表示输入的输出电压LM1578A的比较器与内部生成的引用。产生的错误信号振荡器的输出被输入一个逻辑网络确定何时打开输出晶体管或关了。以下是对LM1578A。比较器输入级LM1578A的比较器输入级是唯一的反向和非反向输入均可用于用户，和都包含1.0V引用。如下所示：将1.0V参考电压输入修改后的电压跟随器电路（见功能图）。当两个输入引脚都打开时，没有电流流过R1　　功能说明（续）　　和R2。因此，比较器的两个输入将具有1.0V参考电压VA的电势。当一个输入（例如，非逆变输入）从VA拉出∏V时，a0.V/R1的电流将流过R1。同样的电流流经R2，比较器看到总电压为其输入之间为2∏V。系统的高增益，通过反馈，将纠正这种不平衡，并将两个输入都恢复到1.0V电平。这种不寻常的比较器输入级增加了电路的灵活性，同时使电压调节器系统所需的外部元件总数最小化。反转例如，可以设置开关调节器配置无需使用外部运算放大器进行反馈极性反转（见典型应用）。　　振荡器　　LM1578A提供了一个车载振荡器，可以调整到100千赫。其频率由单个外部电容器C1设置，如图1所示，并遵循方程式fOSC=8x10-5/C1振荡器提供一个消隐脉冲以限制最大值占空比为90%，内部电路有一个复位脉冲　　　　输出晶体管　　输出晶体管能够输出高达750毫安的电流饱和电压小于0.9V（见集电极饱和电压和发射极饱和电压曲线）将发射器拉到地面以下的电压不得超过1V（当TJ≥100摄氏度时，此限值为0.6V）。由于这个限制，必须使用外部晶体管来产生负输出电压（见反向调节器典型应用）。其他配置可能需要防止违反此限制（请参阅应用程序信息的发射器输出部分）。　　电流限制　　LM1578A的电流限制可参考接地或车辆识别号引脚，并在一个周期一个周期地工作。电流限制部分由两个比较器组成：一个其非逆变输入参考电压110 mV在车辆识别号以下，另一个参考其反向输入地上110mV（见功能图）。这个当电流限制终端被拉离车辆识别号或接地110毫伏。　　应用程序信息　　电流限制　　如功能说明中所述，电流限制端子可以参考车辆识别号或接地终点站。电阻器R3将要感测的电流转换为电流极限检测电压。　　　　限流暂态抑制　　当噪声峰值和开关瞬态干扰正确的电流限制操作，R1和C1一起作为控制限流电路响应的低通滤波器时间。因为电流限制端子的感应电流变化根据引用位置，R1应该小于接地时小于2 kΩ，小于100Ω当提到车辆识别号时。　　　　应用程序信息（续）　　　　C、 L.感应电压倍增当需要更大的感测电阻值时，可以使用由R1和R2组成的电压分压器网络。这个有效地将感应电压乘以（1+R1/R2）。也，可以用二极管代替R1以增加电流限制感测电压约为800毫伏（二极管Vf+110毫伏）。　　　　欠压闭锁　　欠压闭锁是在很少的外部条件下完成的组件。当车辆识别号低于齐纳时击穿电压，输出晶体管关闭。这个发生，因为二极管D1随后将变为正向偏置，允许电阻器R3从不可逆输入比由并行组合接收在反向终端的R1和R2。R3应该是五分之一R1和R2的值并行。　　　　最大占空比限制　　通过调整振荡器电容器的充放电比，可以外部限制最大占空比只有一个外部电阻。典型值为50微安充电电流，放电电流450微安，和电压从200毫伏波动到750毫伏。因此，选择R1作为理想的充放电坡度重新调整C1以设置振荡器频率　　　　占空比调整　　当需要手动或机械选择输出变压器的占空比时，如下所示的电路可能是使用。输出将在每个os  cillator循环开始时打开，当电流下降到R2和来自非反转终端的R3变得大于从逆变终端下沉的电流。电阻值如图所示，R3可用于调整占空比从0%到90%。当R2和R3之和是R1值的两倍时占空比约为50%。C1可能是一个大的电解槽将振荡器频率降低到1赫兹以下的电容器。　　　　远程关机　　LM1578A可以通过下沉非逆变输入的电流大于输入的电流。这可以通过选择电阻器来实现R3约为R1和R2的一半平行的。　　　　发射器输出　　当LM1578A输出晶体管处于关闭状态时，如果发射极输出电压低于接地引脚电压输出晶体管将打开，因为它的底座被夹紧接近地面。发射极输出为低接地曲线的集电极电流表示集电极电流的大小在此模式下绘制，与温度和发射极电压的关系。当集电极-发射极电压高时，该电流将在输出晶体管和应该避免。这种情况可能发生在大电流高压下buck应用程序，如果使用发射器输出和catch二极管正向压降大于0.6V.A快速恢复二极管可与发射极串联输出以抵消捕捉二极管的正向电压降（见图2）。为了提高高输出电流的效率降压调节器，外部PNP晶体管应用于如图16所示。　　　　同步装置　　当同时操作多个设备时，其振荡器可通过应用外部信号。这个驱动信号应该是一个脉冲波形最小脉冲宽度为2微秒，振幅为1.5V至2.0V。信号源必须能够1.）驱动ca 容性负载，2.）为每个负载提供高达500微安的电流LM1578A号。电容器C1至CN的选择要慢20%频率大于同步频率　　　　典型应用　　LM1578A可以在连续或不连续的传导模式。以下应用程序（降压增压调节器除外）设计用于连续传导操作。也就是说，感应器电流不允许降到零。这种操作模式与dis连续模式相比，效率更高，EMI特性更低。　　降压调节器　　buck配置用于降低输入电压到一个较低的水平。图14中的晶体管Q1切断输入直流电压变成方波。然后，这个方波被转换回一个较小幅度的直流电压由L1和C1组成的通滤波器。占空比D方波将输出电压与输入电压通过以下方程式：Vout=DxVin=Vin x（吨）/（吨+toff）　　　　图15是一个15V到5V的降压调节器，输出电流为350毫安。电路在20%的Io（最大），输出电压纹波为10毫伏，效率为75%，负载调节为30毫伏（70毫安至350毫安）以及10 mV（12≤Vin≤18V）的线路调节。组件值的选择如下：　　R1=（Vo−1）x R2，其中R2=10 kΩ　　R3=V/Isw（最大值）　　R3=0.15欧　　V是电流极限感应电压，0.11VIsw（max）是通过输出的最大允许电流晶体管。L1是电感，可从电感计算图（图16）中找到，如下所示：给定车辆识别号=15V　　Vo=5伏　　Io（最大值）=350毫安　　fOSC=50千赫　　在Io（最大值）的20%时不连续。注意，由于电路将在20%时变得不连续在Io（最大值）中，负载电流不得低于70毫安。　　步骤1：计算通过输入导管的最大直流电流IL（max）。必要的方程式在在图表的顶部，显示出IL（max）=Io（max）对于buck配置。因此，IL（max）=350毫安。　　步骤2：根据图表中给出的方程式计算电感电压sec积，E-Top，ac 。为了：E-Top=（车辆识别号-车辆识别号）（车辆识别号/车辆识别号）（1000/fosc）=（15-5）（5/15）（1000/50）=66V-微秒。振荡器频率，fosc，单位为kHz。　　　　Vin = 15V R3 = 0.15Ω Vo = 5V C1 = 1820 pF　　Vripple = 10 mV C2 = 220 μF　　Io = 350 mA C3 = 20 pF　　fosc = 50 kHz L1 = 470 μH　　R1 = 40 kΩ D1 = 1N5818　　步骤3：使用轴标记为“不连续于”的图形%“IOUT”和“IL（max，DC）”找到所需的点最大电感电流，IL（max，DC）截获所需不连续百分比。在本例中，关注点是0.35A线与20%线相交。这几乎是水平轴。　　第四步：最后一步只是对这一点的翻译在步骤3中找到它下面的图表。这是通过直接向下移动页面到拦截所需的E-Top。在本例中，E-Top是66V-μs，所需电感值为470μH例如，对于20%的不连续性，底图可以直接使用，如图中步骤3所示说明。　　典型应用（续）　　对于标准电感值的完整系列，请联系Pulse En  Engineering（加利福尼亚州圣迭戈市），了解其PE526XX系列或a.I.E.Magnetics（田纳西州纳什维尔市）。　　更精确的电感值可以计算为降压、升压和反转调节器如下：巴克L=Vo（车辆识别号-车辆识别号）/（车辆识别号fosc）　　促进L=车辆识别号（Vo–车辆识别号）/（ΔIL fosc Vo）　　使转化L=车辆识别号| Vo |/［™IL（车辆识别号+| Vo |）fosc］式中，∏IL是通过电感器的电流纹波。ΔIL是通常根据预期的最小负载电流选择在赛道上。对于降压稳压器，由于电感电流IL等于负载电流IO，∏IL=2•IO（min）对于该电路，IL=140毫安。ΔIL也可以解释为ΔIL=2•（不连续系数）•IL其中不连续系数是最大负载电流的负载电流。在这个例子中，不连续系数为0.2。选择图15的其余部分　　具体如下：　　C1是图1中的定时电容器。　　C2≥Vo（车辆识别号-车辆识别号）/（8fosc 2VinVrippleL1）其中Vripple是峰间输出电压纹波。　　C3是连续运行所必需的，通常10 pF到30 pF的范围。D1应为肖特基型二极管，如1N5818或1N5819。输出电流增大时的BUCK对于需要大输出电流的应用，外部晶体管可以如图17所示使用。这个电路用1.5A的输出电流将15V电源降到5V。输出纹波为50mV，效率为80%，负载为40毫伏（150毫安至1.5安）的调节和线路调节20毫伏（12伏≤车辆识别号≤18伏）。根据buck的概述选择组件值不连续系数为10%的调节器　　R4和R5：R4=10VBE1Bf/知识产权R5=（车辆识别号-V--VBE1--Vsat）Bf/（IL（最大，DC）+IR4）　　VBE1是晶体管Q1的VBE。　　Vsat是LM1578A输出变压器的饱和电压。　　V是电流极限感应电压。　　Bf是晶体管Q1的强制电流增益（对于图17，Bf=30）。　　IR4=VBE1/R4　　Ip=IL（最大值，DC）+0.5∏IL　　　　　　增压调节器　　升压调节器将低输入电压转换为更高的输出电压。基本配置如所示图18。电感器通电时，能量储存在电感器中，然后随输入电压转移到输出电容器，用于晶体管关闭时的滤波。因此，Vo=车辆识别号+车辆识别号（吨/飞行时间）。　　　　R1=（Vo−1）R2，其中R2=10 kΩ。　　R3=V/（IL（最大，DC）+0.5∏IL）　　在本例中，∏IL=2（ILOAD（min））（Vo/Vin）∏IL为200毫安。　　R4、C3和C4是连续运行和通常分别为220 kΩ、20 pF和0.0022μF。C1是图1中的定时电容器。C2≥Io（Vo-Vin）/（fosc Vo Vripple）。D1是肖特基型二极管，如IN5818或IN5819。L1如buck converter一节所述，使用图16中升压配置的电感图还有20%的不连续性。逆变调节器图20显示了反转的基本配置调节器。输入电压是正极性的，但是输出为负。输出可以小于、等于或大于输入的幅度。输入电压和输出电压之间的关系是Vo=Vin x（ton/toff）。　　　　图21显示配置为5V至-15V的LM1578A输出电流为300毫安的极性逆变器，负载44毫伏（60毫安至300毫安）的调节和线路调节50毫伏（4.5伏≤8.5伏）。R1=（| Vo |+1）R2，其中R2=10 kΩ。R3=V/（IL（最大，DC）+0.5∏IL）。R4=10VBE1Bf/（IL（最大值，DC）+0.5∏IL）　　五、VBE1、Vsat和Bf在“Buck Converter with提高输出电流”部分。ΔIL=2（ILOAD（min））（车辆识别号+|车辆识别号|）/车辆识别号R5在“输出电流增大的降压”章节中定义。R6的作用与增压调节器中的R4相同电路，通常为220 kΩ。C1、C3和C4的定义见“增压调节器”一节。C2≥Io | Vo |/【fosc（| Vo |+车辆识别码）Vripple】L1如buck变换器一节所述，我们使用图16的电感图来表示反向结构和20%的不连续性　　　　增压调节器　　如图22所示，降压升压调节器可能会电压升高或降低，取决于所需输出电压是否大于或小于输入电压。在这种情况下，输出电压为12V，输入电压为从9V到15V，电路的效率达到75%60毫伏（10毫安至100毫安）的负载调节和一条线路52 mV的调节。R1=（Vo−1）R2，其中R2=10 kΩR3=V/0。75安R4、C1、C3和C4在“增压调节器”章节中定义。D1和D2是肖特基型二极管，如1N5818或1N5819。　　　　Vd是二极管的正向压降。　　Vsat是LM1578A输出变压器的饱和电压。　　Vsat1是晶体管Q1的饱和电压。　　L1≥（车辆识别号-Vsat-Vsat1）（吨/Ip）　　　　RS-232线路驱动电源　　电源，如图23所示，在输入电压低至4.2V（标称5V）的情况下工作，在±40毫安时输出电压为±12V，效率高于70%。这个电路提供±150 mV的负载调节（从10%到100%满载）和±10 mV的线路调节。其他无表特性包括逐周电流限制和输出电压纹波小于40mvp-p。这个电路的一个独特的特点是它使用来自两个输出。这种双反馈配置导致各输出共享输出电压调节任何一方都不会像在单一反馈中那样变得不平衡系统。此外，由于双方都受到监管，因此必须使用线性调节器进行输出调节。反馈电阻R2和R3可以通过假设R1的值为10 kΩ选择为fol  lows；R2=（Vo−1V）/45.8微安=240 kΩR3=（| Vo |+1V）/54.2微安=240 kΩ实际上，电流用来为反馈电阻可以在40至60微安之间变化，只要它们的总和等于建立R1上的1V阈值。理想情况下，这些电流应该相等（每个50微安）以实现最佳控制。但是，就像以前一样在这里，它们可能不匹配，以便使用标准电阻值。这导致了监管的轻微错位在两个输出之间。电流限制电阻器R4是通过将电流限制阈值电压除以最大峰值电流来选择的输出开关中的电平。就我们而言，R4=110毫伏/750毫安=0.15欧。使用了0.1Ω的值。　　　　电容器C1设置振荡器频率并被选择从图1。电容器C2用作同步同步运行的补偿电容器，对于大多数应用，10至50 pF的值应足够高。理想输出电容器C3的最小值可以是计算公式为C=Io x t/℃V，其中Io为负载电流，t为晶体管开启时间（通常为0.4/fosc），且∏V为峰间输出电压纹波。更大的输出电容器因为电解质高频性能差。经验有显示的值是计算值的5到10倍应该使用。为了提高效率，二极管必须具有低正向压降和快速开关。1N5819肖特基二极管对于0.4/fosc的输出变压器“开启”时间和一次电感高足以防止输出晶体管开关倾斜比晶体管额定值750毫安还高。Pulse Engineering（加州圣地亚哥）和Renco Electronics，Inc。（纽约鹿园）可以为选择适合特定应用需要的变压器。这个图23中使用的变压器是脉冲工程

　　特征　　-使用1个锂或2个碱性/镍氢/镍镉电池供电　　-可调输出电压　　-自动刷新　　-》75%效率　　-八电平数字可编程电流限制　　-充电完成指示　　-带触发器的集成IGBT驱动器　　-无需一次侧肖特基二极管　　-薄型包装（0.75 mm标称高度）　　应用　　-数码相机闪光灯　　-胶片相机闪光灯　　-手机闪光灯　　-紧急闪光灯　　说明　　A8439是一款高度集成的集成电路，为数码相机和胶片相机的闪光灯电容器充电。集成MOSFET开关以反激拓扑驱动变压器。它还具有一个集成的IGBT驱动器，有利于闪存放电功能和节省板空间。　　充电引脚启动A8439并开始对输出电容器充电。当达到指定的输出电压时，A8439停止充电，直到再次切换充电引脚。将充电针拉低可停止充电。当达到指定的输出电压时，‘’D‘’‘O’‘N’‘E’‘管脚是一个开漏指示器。　　峰值电流限值可调整至270毫安至1.4款A、 通过计时充电针。这允许用户操作即使在低电池电压下也能闪光。　　A8439可与两个碱性/NiMH/NiCAD或一个连接到变压器一次侧的单芯锂电池一起使用。将车辆识别号针脚连接到3.0条到5.5条V电源，可以是系统导轨或锂电池（如果使用）。　　A8439的配置非常低调（0.75分mm）10端子3×3 mm MLP/TDFN封装，非常适合空间受限的应用。它是无铅，100%哑光锡引线框架电镀。　　　　功能框图　　　　性能特点　　使用图8所示的应用电路进行的测试，如果ISWLIM设置为1.4A（充电引脚上的单上升沿），除非另有说明。　　　　除非另有说明，否则在ISWLIM设置为1.4A（充电引脚上的单上升沿）的情况下，使用图8所示的应用电路进行测试。　　　　使用图8所示的应用电路进行的测试，如果ISWLIM设置为1.4A（充电引脚上的单上升沿），除非另有说明。　　　　功能描述　　概述　　A8439是一款具有可调输入电流限制和自动刷新功能的闪光灯电容充电器控制IC。它还集成了一个IGBT驱动器，用于闪光灯管的闪光灯操作，与分立的闪光灯操作解决方案相比，大大节省了电路板空间。控制逻辑如功能框图所示。　　A8439的充电操作由充电引脚上的低到高信号启动。初级峰值电流由来自充电管脚的输入时钟信号设置。当充电循环开始时，变压器一次侧电流i一次侧以由电池电压VBATT和一次侧电感的综合影响确定的速率线性上升，　　LPrimary。当IPrimary达到电流极限ISWLIM时，内部MOSFET立即关闭，使能量从二次绕组被推入闪光灯电容COUT。二次侧电流随电荷的增加呈线性下降。再充电循环再次开始，在变压器磁通重置后，或在预定时间段后，tOFF（Max）（18μs），以先发生者为准。　　当内部MOSFET开关关闭时，输出电压VOUT由连接在输出二极管的阳极D1和接地之间的电阻串R1到R3感测。这个电阻串形成一个分压器，反馈到FB引脚。电阻器的尺寸必须根据FB引脚处1.205 V的典型值达到所需的输出电压水平。一旦VOUT达到所需值，充电过程即终止。当内部电压感应电路检测到输出电压下降10%时，A8439自动开始新的充电循环。切换充电管脚也可以启动刷新操作。　　自动刷新　　A8439在输出端连接反馈电阻网络时具有自动刷新功能。当输出电压降到电阻网络的设定停止电压的≈90%时，自动折射开始。操作如图3所示。　　输入限流　　通过对充电管脚进行计时，可以将峰值电流限制调整到八个不同的水平，从270毫安到1.4安。内部数字电路将输入的时钟信号解码到计数器，计数器设置充电时间。这种灵活的方案允许用户根据不同的电池输入电压操作闪光电路。通过在低电池电压下设置较低的电流限制，可以有效延长电池寿命。　　图4显示了ILIM时钟定时方案协议。ILIM设置总时间tILIM（SU）表示解码器电路接收ILIM输入并设置ISWLIM所需的时间，典型持续时间为60μs。　　　　图5显示了主限流电路的定时定义。在设置周期结束时，tILIM（SU），一次电流开始上升到设置的ISWIM。只要充电引脚高，ISWLIM设置就保持有效。要重置ILIM计数器，请在按新设置计时之前将充电引脚拉低。　　在第一次启动或ILIM计数器复位后，可以通过向充电引脚发送脉冲串来设置每个新的电流限制。第一个上升沿启动ILIM计数器，最多8个上升沿将被计数以设置ISWLIM级别。充电针将保持在高位。用户最多有32μs的时钟输入脉冲。图6的四个面板显示了脉冲流和产生的电流水平的示例。　　　　图7显示了最后一个充电周期，当充电管脚是SW节点的电压时。充电完成前，只要电压低于强制低电压。1.2 V，下次充电循环时再次打开开关。然而，当闪光灯电容充电器电路启动时，A8439实现了自适应关闭时间tOFF控制。在低输出电压时，开关断开后可能会触发超时以限制，传感电路跟踪反激最大开关断开时间至20μs。　　　　变压器设计　　匝数比。最小变压器匝数比N，（Secondary:Primary）应根据以下条件选择公式：　　　　式中：VOUT（V）是所需的输出电压电平，VD_Drop（V）是输出二极管的正向电压降，VBATT（V）是变压器电池电源，以及　　40（V）是内部MOSFET开关的额定电压，表示最大允许反射电压输出到开关管脚。　　例如，如果VBATT为3.5 V，VD_压降为1.7 V（这可能是两个高压二极管串联时的情况），并且期望的VOUT为320 V，则匝数比应至少为8.9。　　在最坏的情况下，当VBATT最高，VD_下降和VOUT在其最大公差极限时，N将更高。以VBATT=5.5v，VD_Drop=2v，VOUT=320v×102%=326.4v为最坏情况，N可确定为9.5。　　在实践中，一定要选择一个高于计算值的匝数比，以给出一定的安全裕度。在最坏的情况下，建议最小匝数比为N=10。　　初级电感。A8439的最小关闭时间tOFF（min）为300 ns，以确保正确的开关节点电压感应。在选择初级电感LPrimary（μH）时，使用以下公式作为宽松的指导：　　　　理想情况下，充电时间不受变压器初级电感的影响。然而，在实践中，建议一次电感选择在10μH到20μH之间。当一次电感小于10μH时，与变压器反激相关的寄生元件导致效率降低和充电时间延长。当LPrimary大于20μH时，变压器的额定功率必须大幅度提高，以处理所需的功率密度，串联电阻通常较高。一个优化设计，以实现一个小规模的解决方案将有一个12至14μH的一次，最小的漏感和二次电容，并尽量减少一次和二次串联电阻。请参阅表格有关详细信息，请参阅推荐组件。　　漏感和二次电容。变压器的原设计应使漏感最小化，以确保开关节点处的关断电压尖峰不超过40V限制。然而，对于这种应用，可实现的最小漏感通常会受到寄生电容增加的影响。此外，变压器次级电容应最小化。任何二次电容在反射到一次电容时都会乘以N2，从而在开关打开时导致高初始电流摆动，并降低效率。　　　　调整输出电压　　A8439在关闭期间感应输出电压。这使得分压器网络R1到R3（见图8）连接在高压输出二极管D1的阳极上，从而在充电完成时消除由于反馈网络引起的功率损失。通过选择合适的分压电阻值，可以调整输出电压。使用以下公式计算Rx（Ω）的值：　　　　R1和R2一起需要有至少300 V的击穿电压。典型的1206表面贴装电阻器有150 V的击穿电压额定值。建议R1和R2具有类似的值，以确保它们之间的电压应力均匀。建议值为：R1=R2=4.99 MΩ（1206）R3=39 kΩ（0603），这两者一起产生303 V的停止电压。　　对R1、R2和R3使用更高的电阻额定值并不能显著提高效率，因为反馈网络的功率损耗主要发生在关机时间，而且关机时间只是每个充电周期的一小部分。　　输出二极管选择　　选择整流二极管D1，寄生电容小（反向恢复时间短），同时满足反向电压和正向电流要求。　　二极管的峰值反向电压VD_peak发生在推荐部件表内部MOSFET开关闭合，一次侧电流开始上升。可计算为：　　　　整流二极管的峰值电流ID_peak计算如下：　　　　输入电容器选择　　建议输入电容器C2使用X5R或X7R介质的陶瓷电容器。它的额定值应至少为4.7μF/6.3v，以断开变压器一次侧的电池输入VBATT。当使用单独的偏压时，对于A8439车辆识别号电源，将至少0.1μF/6.3 V旁路电容器连接到车辆识别号引脚。　　布局指南　　闪光灯电容充电机电路良好布局的关键是尽量减少电源开关回路（变压器一次侧）和整流器回路（二次侧）上的寄生。使用短而厚的线路连接到变压器一次和开关管脚。　　输出电压传感电路元件必须远离开关节点，如SW pin。重要的是，“D”“O”“N”“E”信号跟踪和其他信号跟踪应远离变压器和其他开关跟踪，以尽量减少噪声拾取。此外，必须严格遵守高压隔离规则，避免电路板击穿故障。　　　　　　此处描述的产品是根据一项或多项美国专利或正在申请的美国专利制造的。　　Allegro MicroSystems，Inc.保留随时根据详细的技术规范制定产品性能、可靠性或可制造性改进所需的条款的权利。在下订单之前，提醒用户确认所依赖的信息是最新的。

SH6631A专用于红外遥控发射器应用。该芯片集成了SH6610C4位CPU内核、SRAM、程序ROM、8位定时器、可编程输入输出驱动缓冲器和载波合成器。备用功能，可用于停止/启动陶瓷谐振器振荡，有助于系统的低功耗。

SH77P1651A/SH77P1652A是一种高速高效率8051可相容单片机。在同样振荡频率下，较之传统的8051芯片它有着运行更快速的优越特性。 SH77P1651A/SH77P1652A保留了标准8051芯片的大部分特性。这些特性包括内置512字节RAM，1个UART和1个外部中断（8路输入）。 SH77P1651A/SH77P1652A不仅集成了如UART等标准通讯模块，此外还集成了LCD驱动器，内建LCD电压稳定电路，内建电容型偏压电路和电阻型偏压电路，一个PWM等模块。为了达到高可靠性和低功耗，SH77P1651A/SH77P1652A内建看门狗定时器，低电压复位功能及系统时钟监控功能。此外SH77P1651A/SH77P1652A还提供了2种低功耗省电模式。

只需在这一页，即可全部“打尽”ADI 5月中文资料啦（ps.超链接无法打开时，请点击https://ezchina.analog.com/thread/15998） 系统解决方案ADI Fast Start物联网平台 应用笔记：AN-1399： 增强的RS-485性能：针对长距离现场总线优化的接收器故障安全、迟滞、 共模范围和增益带宽AN-1445： 从ADF4355升级到ADF4356AN-1451：用于电能计量应用的RS-485故障安全和信号丢失检测器 技术文章：MEMS振动检测：速度到加速度支持RF无线传输的pH传感器参考设计保护ADC输入 数据手册：AD7616： 16 通道 DAS，内置 16 位、双极性输入、双路同步采样ADCADuCM3027/ADuCM3029： 集成电源管理的超低功耗ARM Cortex-M3 MCU 模拟对话：支持超低功耗物联网节点信号处理设计的ECG前端IC电源噪声和时钟抖动对高速DAC相位噪声的影响的分析及管理 电路笔记：带按钮控制的高压输出DAC 白皮书：运动五感：利用MEMS惯性感测技术实现应用变革 视频：ADI物联网讲坛Radioverse解决方案的应用在ADIsimRF中构建信号链使用 ADIsimRF 构建一条信号链集成收发器的功能无线电通信的未来趋势介绍RadioVerseADIsimRF简介精密Σ-Δ型ADC滤波指南面向物联网应用的超低功耗微控制器 最后还有中文印刷资料，免费索取！ 贴心的ADI免去了大家注册的麻烦，提供统一账号供大家索取印刷资料。 账号：ADI密码：Analog22 印刷版资料申请传送门→https://ezchina.analog.com/thread/15998

希望对大家有帮助

新手看看，12864详细中文资料，单片机

方便大家下载

IMP809/IMP810是用于低功耗微处理器（μP）、微控制器（μC）及数字系统的3.0V、3.3V及5.0V电源控电路。IMP809/IMP810是美国Maxim公司MAX809/MAX810的改进型替代产品，其功耗比之低60%。只

proteus 8255A***点阵显示中文

CS5460A中文数据手册

2410中文资料,2410中文数据手册, s3c2410中文资料手册:2.1概述:有第1章,第2章,第十六章,第五章,第六章.S3C2410A采用了非常先进的ARM920T内核，它是由ARM(Advanced RISC Machines)公司研制的。

SPCE061A中文编程手册

光耦继电器中文资料。· 光耦继电器广泛应用于通讯机械、工业器械、医疗器械、测量仪器、家电、安全系统、办公自动化、监测系统等诸多领域。

PSOC组件中文资料

液晶显示模块是128×64点阵的汉字图形型液晶显示模块，可显示汉字及图形，内置8192个中文汉字（16X16点阵）、128个字符（8X16点阵）及64X256点阵显示RAM（GDRAM）。可与CPU直接接口，提供两种界面来连接微处理机：8-位并行及串行两种连接方式。具有多种功能：光标显示、画面移位、睡眠模式等。

L3G4200D是ST推出一款业界独创、采用一个感应结构检测三条正交轴向运动的3轴数字陀螺仪.

AD1674 是美国AD 公司推出的一种完整的12 位并行模/数转换单片集成电路。该芯片内部自带采样保持器（SHA）、10 伏基准电压源、时钟源以及可和微处理器总线直接接口的暂存

7812中文资料* 主要用途：适用于各种电源稳压电路。* 主要特点：输出稳定性好、使用方便、输出过流、过热自动保护。*封装形式：TO-220

4N25/4N26,4N27和4N28器件由砷化镓红外发光二极管和硅光电晶体管检测器光耦

  1602液晶模块内部的字符发生存储器（CGROM)已经存储了160个不同的点阵字符图形，如表1所示，这些字符有：阿拉伯数字、英文字母的大小写、常用的符号、和日文假名等，每

（1）主电源引脚Vss和Vcc ① Vss接地 ② Vcc正常操作时为+5伏电源 （2）外接晶振引脚XTAL1和XTAL2 ① XTAL1内部振荡电路反相放大器的输入端，是外接晶体的一个

317是三端可调正输出稳压器，1.5A输出，压差范围是3V至40V。他们非常容易使用，仅用两个外部电阻就可以设置输出电压，输入和输出调整率都要比固定稳压器的好。除此之外，内

先进的Cortex-M4内核  浮点运算能力  增强的DSP处理指令  更多的存储空间  高达1M字节的片上闪存  高达196K字节的内嵌SRAM  FSMC：灵活的外部存储器接口  极致的运行速度 

AD652S同步电压频率转换器是一种精密的模拟一数字转换的大功率装配器件。100KHz输出频率下仅产生典型非线性度为0.002％(最大0.005％)。转换功能的固有单一性和宽范围

AD574A 是美国模拟数字公司（Analog）推出的单片高速12 位逐次比较型A/D 转换器，内置双极性电路构成的混合集成转换显片，具有外接元件少，功耗低，精度高等特点，并且具有自动校

AD590中文资料。

4560中文资料，亲测可以用。附时序图详解，源码。

uip TCP/IP栈中文描述，uip TCP/IP栈是使用于低至8位或16位微处理器的嵌入式系统的一个可以实现的极小的TCP/IP协议栈

X5043/45把四种常用的功能：上电复位、看门狗定时器、电源电压监控和块锁（Block LockTM）保护的串行EEPROM存储器组成在一个封装之内。这种组合降低了系统成本、减少了电路板空

SD中文资料，很好的资料，快来学习吧。免费哦。

G2553中文资料，感兴趣的可以看看。

AD9854数字合成器是高集成度的器件，它采用先进的DDS技术，片内整合了两路高速、高性能正交D/A转换器通过数字化编程可以输出I、Q两路合成信号。

SD中文资料

ucGUI中文手册资料

fanuc的中文资料下载: 系统性能比较有关FANUC 0I配套的机床操作面板的说明0i系统性能比较FANUC PDF格式铣床、加工中心高速、高精加工的参数调整 使用αiα电机 补

时钟输入与硬件通道选择转换脚。这个脚的作用由/H/S SEL 脚的输入来决定。当/H/SSEL 脚的输入是高电平时（选择通道转换序列的软件控制方式），执行时钟输入功能。外部时钟

第一章 虚拟仪器及LabVIEW 入门１．1 虚拟仪器概述虚拟仪器（virtual instrumention）是基于计算机的仪器。计算机和仪器的密切结合是目前仪器发展的一个重要方向。粗略地说这

AS1250是一块用于红外遥控系统中的专用发射集成电路，可用于系统TC9028、TC9012、LC7462、TC9243、LC7461、PT2222 和upd6122，用户编码可用户定制。采用CMOS 工艺制造。它可外接64个按键。具

AS5045 是一种无接触式磁旋转编码器产品，用于精确测量整个360°范围内的角度。此产品是一个片上系统，在单个封装内整合了集成式Hall 元件、模拟前端和数据信号处理功能

FAT中文，很好的学习资料，快来下载吧。免费的哦

6N137 光耦合器是一款用于单通道的高速光耦合器， 其内部有一个 850 nm 波长 AlGaAs LED 和一个集成检测器组成.

as1117是一个低压差电压调节器系列。其压差在1.2V输出，负载电流为800mA时为1.2V。它与国家半导体的工业标准器件LM317有相同的管脚排列。as1117有可调电压的版本，通过2个外部电阻可

AD7799中文资料。

1、放大器性能特点 AD623是一款性能非常好的仪表放大器，它有以下特点： ·在单电源3——12V下提供满电源幅度输出，使设计更为简单； ·虽为

这本数据手册描述了STM8S103xx基础型系列单片机的特点、引脚分配、电气特性、机械特性 和订购信息。

现代单片机引用系统要求功能齐全、价格低廉。在单片机系统设计中，看门狗功能、断电后能保存数据和上电、掉电复位电路功能对某些系统是非常必要的。武汉力源公司经销的美

本书所讨论的S3C4510B即为一款不带MMU的ARM微处理器，可在其上运行uCLinux操作系统。系统的工作频率系统的工作频率在很大程度上决定了ARM微处理器的处理能力。ARM7系列微处理

AD620 儀表放大器使用說明在㆒般訊號放大的應用㆗通常只要透過差動放大電路即可滿足需求，然而基本的差動放大電路精密度較差，且差動放大電路㆖變更放大增益

关于IN4148开关二极管中文资料免费下载

基于G2553中文资料

AD9954是采用先进的DDS技术开发的高集成度DDS器件。它内置高速、高性能D／A转换器及超高速比较器，可作为数字编程控制的频率合成器，能产生200咖}lz的模拟正弦波。AD9954内含1

电子发烧友网站提供《SD卡详细中文资料.pdf》资料免费下载

T6963C液晶显示控制器多用于小规模的液晶显示器件，常被装配在图形液晶显示模块上，以内藏控制器型图形液晶显示模块的形式出现。 1、与80 系列8 位微处理器直接接口

AGC电路常用于RF/IF电路系统中，AGC电路的优劣直接影响着系统的性能。因此设计了AD603和AD590构成的3~75dBAGC电路，并用于低压载波扩频通信系统中的数据集中器。 在很多信号采集系统中，

AD8137是ADI公司最近推出的一种带有轨－轨输出的低成本全差分高速放大器，它具有低噪声、低失真和宽动态范围，用于

八个通道的K分度号热电偶将温度信号转换成mV级电压信号输入给采集仪。信号调理电路包括多路切换电路和热偶信号调理专用电路AD595。在实际的热电偶测温中，必须进

DC/DC变换器控制电路                          34063是一单片双极型线性集成电路专用于直流

AD831是美国ad公司生产的单片低失真混频器Œ它采用双差分模拟乘法器混频电路"文中介绍了AD831工作原理!内部电路!引脚排列及功能说明Œ最后给出了AD831在频踪式雷达本振中