rtl

clock-gating的综合实现

在ASIC设计中，项目会期望设计将代码写成clk-gating风格，以便于DC综合时将寄存器综合成clk-gating结构，其目的是为了降低翻转功耗。

2023-09-04 标签：寄存器IC设计ASIC设计 3.1k 0

verilog-2005和systemverilog-2017标准规范

作为逻辑工程师，在FPGA和数字IC开发和设计中，一般采用verilog，VHDL或SystemVerilog等作为硬件描述语言进行工程设计，将一张白板...

2023-09-04 标签：fpgaVerilogSystem 4.4k 0

使用abstrct model代替real model

“空间爆炸”大大增加了formal工具处理的复杂度，在有限的资源内，难以达到收敛。

2023-08-29 标签：处理器存储器计数器 1.7k 0

如何使用display提高debug效率呢？

在verilog中虽然没有system verilog的assertion，但是我们依旧可以使用display打印检查各类错误，在RTL级的仿真中能够快...

2023-08-27 标签：芯片设计仿真器RTL 2.2k 0

FPGA如何能让程序员们更友好的开发编程呢？

对于一个软件开发人员，可能听说过 FPGA，甚至在大学课程设计中，可能拿FPGA做过计算机体系架构相关的验证，但是对于它的第一印象可能觉得这是硬件工程师...

2023-08-25 标签：FPGA设计人工智能RTL 986 0

浅析形式验证的分类、发展、适用场景

Formal Verification：利用数学分析的方法，通过算法引擎建立模型，对待测设计的状态空间进行穷尽分析的验证。

2023-08-25 标签：EDA工具RTLSVA 3.1k 0

把子模块包含网表的RTL代码添加到BD中的方法分享

Vivado以IP为核心的设计理念的一个重要支撑就是IP Integrator（简称IPI，IP集成器）。用户可以很便捷地把VivadoIP Catal...

2023-08-24 标签：VHDL语言RTLVivado 3.2k 0

基于R828D调谐器芯片接收器RTL-SDR BLOG V4短波和滤波改善

改进短波接收。现在使用一个内置的上变频器，而不是使用直接采样电路。这意味着没有更多的奈奎斯特折叠约14.4 MHz的信号，提高灵敏度，和可调的高频增益。

2023-08-22 标签：接收器SDR调谐器 8.5k 0

UVM设计模式之状态模式介绍

软件设计中，FSM(Finite-State Machine)分为3部分：状态（State)，事件（Event)，动作（Action)。

2023-08-22 标签：RTLUVM状态机 1.6k 0

测试文件编写流程说明

testbench是写输入激励的，是一种验证手段。

2023-08-19 标签：测试时钟RTL 1.1k 0

work库在VHDL中的特殊用法

VHDL 的一个强大功能是用库来组织 RTL 的不同部分。通过使用库，不同的设计人员可以做这个工程中自己负责的那部分工作，而不必担心会在命名方面与其他设...

2023-08-19 标签：反相器vhdlRTL 1.6k 0

RTL设计规范有哪些？一个RTL用例设计介绍

D触发器结构如下图所示，先有时钟上升沿，然后才有D的值赋给Q，没有上升沿Q值保持不变，时序逻辑在时钟上升沿/下降沿后才变化

2023-08-18 标签：计数器RTLD触发器 2.8k 0

浅析UPF设计的debug过程

景芯SoC用always on的power domain电压域的pwrdown_mux信号作为power switch cell的switch控制信号，...

2023-08-16 标签：控制器芯片设计RTL 1.8k 0

如何在SpyGlass环境本身中修复这些Lint错误呢？

我们将分析 lint目标运行期间产生的违规行为。我们可以使用 SpyGlass GUI 中的各种调试工具来了解违规

2023-08-14 标签：驱动器RTL过滤器 5.8k 0

一览pipeline中所出现的五个基本要素

stageable、StageableKey是最整个pipeline中的基本数据类型元素

2023-08-12 标签：处理器RTLPipeline 1.7k 0

如何对传统的非DFX设计进行调试呢？

对传统的非DFX设计进行调试时，一个重要环节是插入ILA（Integrated Logic Analyzer，集成逻辑分析仪）。

2023-08-10 标签：处理器VHDL语言RTL 1.6k 0

SystemC的随机验证过程是怎样的？

SystemC是基于C++的系统级设计语言，兼具描述硬件电路模型和面向对象的抽象能力。

2023-08-07 标签：芯片设计仿真器C语言 2k 0

使用MATLAB和Simulink创建FPGA原型的最佳方法

芯片设计和验证工程师通常要为在硅片上实现的每一行RTL代码写出多达10行测试平台代码。验证任务在设计周期内可能会占用50%或更多的时间。尽管如此辛 苦，...

2023-08-06 标签：fpgamatlab算法 2.8k 0

使用VHDL实现Flash读写控制器设计

首先抛出重点：使用Xilinx的平台，最大的难点在于，要自己设计一个Flash读写控制器。

2023-08-03 标签：fpga控制器FlaSh 1.9k 0