标签　>　fifo

fifo

+关注 0人关注

First Input First Output的缩写，先入先出队列，这是一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第二条指令。

文章： 243 个

视频： 82 个

浏览： 43069 次

帖子： 733 个

详情
知识
相关内容

fifo简介

　在计算机中，先入先出队列是一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第二条指令（指令就是计算机在响应用户操作的程序代码，对用户而言是透明的）。如图1所示，当CPU在某一时段来不及响应所有的指令时，指令就会被安排在FIFO队列中，比如0号指令先进入队列，接着是1号指令、2号指令……当CPU完成当前指令以后就会从队列中取出0号指令先行执行，此时1号指令就会接替0号指令的位置，同样，2号指令、3号指令……都会向前挪一个位置，这样解释大家清楚了吧？

fifo百科

　　First Input First Output的缩写，先入先出队列，这是一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第二条指令。

　　FIFO简介

　　图1 先进先出队列FIFO是队列机制中最简单的，每个接口上都存在FIFO队列，表面上看FIFO队列并没有提供什么QoS（Quality of Service，服务质量）保证，甚至很多人认为FIFO严格意义上不算做一种队列技术，实则不然，FIFO是其它队列的基础，FIFO也会影响到衡量QoS的关键指标：报文的丢弃、延时、抖动。既然只有一个队列，自然不需要考虑如何对报文进行复杂的流量分类，也不用考虑下一个报文怎么拿、拿多少的问题，而且因为按顺序取报文，FIFO无需对报文重新排序。简化了这些实现其实也就提高了对报文时延的保证。FIFO关心的就是队列长度问题，队列长度会影响到时延、抖动、丢包率。因为队列长度是有限的，有可能被填满，这就涉及到该机制的丢弃原则。常见的一个丢弃原则叫做Tail Drop机制。简单地说就是该队列如果已经满了，那么后续进入的报文被丢弃，而没有什么机制来保证后续的报文可以挤掉已经在队列内的报文。在这种机制中，如果定义了较长的队列长度，那么队列不容易填满，被丢弃的报文也就少了，但是队列长度太长了会出现时延的问题，一般情况下时延的增加会导致抖动也增加。如果定义了较短的队列，时延的问题可以得到解决，但是发生Tail Drop的报文就变多了。

　　FIFO队列原理简述

　　FIFO队列不对报文进行分类，当报文进入接口的速度大于接口能发送的速度时，FIFO按报文到达接口的先后顺序让报文进入队列，同时，FIFO在队列的出口让报文按进队的顺序出队，先进的报文将先出队，后进的报文将后出队。FIFO队列具有处理简单，开销小的优点。但FIFO不区分报文类型，采用尽力而为的转发模式，使对时间敏感的实时应用（如VoIP）的延迟得不到保证，关键业务的带宽也不能得到保证。

　　使用FIFO

　　FIFO一般用于不同时钟域之间的数据传输，比如FIFO的一端是AD数据采集，另一端是计算机的PCI总线，假设其AD采集的速率为16位 100K SPS，那么每秒的数据量为100K×16bit=1.6Mbps，而PCI总线的速度为33MHz，总线宽度32bit，其最大传输速率为1056Mbps，在两个不同的时钟域间就可以采用FIFO来作为数据缓冲。另外对于不同宽度的数据接口也可以用FIFO，例如单片机位8位数据输出，而DSP可能是16位数据输入，在单片机与DSP连接时就可以使用FIFO来达到数据匹配的目的。

　　重要参数

　　FIFO的宽度：也就是英文资料里常看到的THE WIDTH，它指的是FIFO一次读写操作的数据位，就像MCU有8位和16位，ARM32位等等，FIFO的宽度在单片成品IC中是固定的，也有可选择的，如果用FPGA自己实现一个FIFO，其数据位，也就是宽度是可以自己定义的。

　　FIFO的深度：THE DEEPTH，它指的是FIFO可以存储多少个N位的数据（如果宽度为N）。如一个8位的FIFO，若深度为8，它可以存储8个8位的数据，深度为12 ，就可以存储12个8位的数据，FIFO的深度可大可小，个人认为FIFO深度的计算并无一个固定的公式。在FIFO实际工作中，其数据的满/空标志可以控制数据的继续写入或读出。在一个具体的应用中不可能由一些参数精确算出所需的FIFO深度为多少，这在写速度大于读速度的理想状态下是可行的，但在实际中用到的FIFO深度往往要大于计算值。一般来说根据电路的具体情况，在兼顾系统性能和FIFO成本的情况下估算一个大概的宽度和深度就可以了。而对于写速度慢于读速度的应用，FIFO的深度要根据读出的数据结构和读出数据由那些具体的要求来确定。

　　满标志：FIFO已满或将要满时由FIFO的状态电路送出的一个信号，以阻止FIFO的写操作继续向FIFO中写数据而造成溢出（overflow）。

　　空标志：FIFO已空或将要空时由FIFO的状态电路送出的一个信号，以阻止FIFO的读操作继续从FIFO中读出数据而造成无效数据的读出（underflow）。

　　读时钟：读操作所遵循的时钟，在每个时钟沿来临时读数据。

　　写时钟：写操作所遵循的时钟，在每个时钟沿来临时写数据。

　　读指针：指向下一个读出地址。读完后自动加1。

　　写指针：指向下一个要写入的地址的，写完自动加1。

　　读写指针其实就是读写的地址，只不过这个地址不能任意选择，而是连续的。

　　4．FIFO的分类

　　根据FIFO工作的时钟域，可以将FIFO分为同步FIFO和异步FIFO。同步FIFO是指读时钟和写时钟为同一个时钟。在时钟沿来临时同时发生读写操作。异步FIFO是指读写时钟不一致，读写时钟是互相独立的。

　　5．FIFO设计的难点

　　FIFO设计的难点在于怎样判断FIFO的空/满状态。为了保证数据正确的写入或读出，而不发生溢出或读空的状态出现，必须保证FIFO在满的情况下，不能进行写操作。在空的状态下不能进行读操作。怎样判断FIFO的满/空就成了FIFO设计的核心问题。由于同步FIFO几乎很少用到，这里只描述异步FIFO的空/满标志产生问题。

　　在用到触发器的设计中，不可避免的会遇到亚稳态的问题（关于亚稳态这里不作介绍，可查看相关资料）。在涉及到触发器的电路中，亚稳态无法彻底消除，只能想办法将其发生的概率将到最低。其中的一个方法就是使用格雷码。格雷码在相邻的两个码元之间只由一位变换（二进制码在很多情况下是很多码元在同时变化）。这就会避免计数器与时钟同步的时候发生亚稳态现象。但是格雷码有个缺点就是只能定义2^n的深度，而不能像二进制码那样随意的定义FIFO的深度，因为格雷码必须循环一个2^n，否则就不能保证两个相邻码元之间相差一位的条件，因此也就不是真正的格雷码了。第二就是使用冗余的触发器，假设一个触发器发生亚稳态的概率为P，那么两个级联的触发器发生亚稳态的概率就为P的平方。但这会导致延时的增加。亚稳态的发生会使得FIFO出现错误，读/写时钟采样的地址指针会与真实的值之间不同，这就导致写入或读出的地址错误。由于考虑延时的作用，空/满标志的产生并不一定出现在FIFO真的空/满时才出现。可能FIFO还未空/满时就出现了空/满标志。这并没有什么不好，只要保证FIFO不出现overflow or underflow 就OK了。

　　很多关于FIFO的文章其实讨论的都是空/满标志的不同算法问题。

　　在Vijay A. Nebhrajani的《异步FIFO结构》一文中，作者提出了两个关于FIFO空/满标志的算法。

　　第一个算法：构造一个指针宽度为N+1，深度为2^N字节的FIFO（为方便比较，将格雷码指针转换为二进制指针）。当指针的二进制码中最高位不一致而其它N位都相等时，FIFO为满（在Clifford E. Cummings的文章中以格雷码表示是前两位均不相同，而后两位LSB相同为满，这与换成二进制表示的MSB不同其他相同为满是一样的）。当指针完全相等时，FIFO为空。这也许不容易看出，举个例子说明一下：一个深度为8字节的FIFO怎样工作（使用已转换为二进制的指针）。FIFO_WIDTH=8，FIFO_DEPTH= 2^N = 8，N = 3，指针宽度为N+1=4。起初rd_ptr_bin和wr_ptr_bin均为“0000”。此时FIFO中写入8个字节的数据。wr_ptr_bin =“1000”，rd_ptr_bin=“0000”。当然，这就是满条件。现在，假设执行了8次的读操作，使得rd_ptr_bin =“1000”，这就是空条件。另外的8次写操作将使wr_ptr_bin 等于“0000”，但rd_ptr_bin 仍然等于“1000”，因此FIFO为满条件。

　　显然起始指针无需为“0000”。假设它为“0100”，并且FIFO为空，那么8个字节会使wr_ptr_bin =“1100”，， rd_ptr_bin 仍然为“0100”。这又说明FIFO为满。

　　在Vijay A. Nebhrajani的这篇《异步FIFO结构》文章中说明了怎样运用格雷码来设置空满的条件，但没有说清为什么深度为8的FIFO其读写指针要用3+1位的格雷码来实现，而3+1位的格雷码可以表示16位的深度，而真实的FIFO只有8位，这是怎么回事？而这个问题在Clifford E. Cummings的文章中得以解释。三位格雷码可表示8位的深度，若在加一位最为MSB，则这一位加其他三位组成的格雷码并不代表新的地址，也就是说格雷码的0100表示表示7，而1100仍然表示7，只不过格雷码在经过一个以0位MSB的循环后进入一个以1为MSB的循环，然后又进入一个以0位MSB的循环，其他的三位码仍然是格雷码，但这就带来一个问题，在0100的循环完成后，进入1000，他们之间有两位发生了变换，而不是1位，所以增加一位MSB的做法使得该码在两处：0100~1000，1100~0000有两位码元发生变化，故该码以不是真正的格雷码。增加的MSB是为了实现空满标志的计算。Vijay A. Nebhrajani的文章用格雷码转二进制，再转格雷码的情况下提出空满条件，仅过两次转换，而Clifford E. Cummings的文章中直接在格雷码条件下得出空满条件。其实二者是一样的，只是实现方式不同罢了。

　　第二种算法：Clifford E. Cummings的文章中提到的STYLE#2。它将FIFO地址分成了4部分，每部分分别用高两位的MSB 00 、01、 11、 10决定FIFO是否为going full 或going empty （即将满或空）。如果写指针的高两位MSB小于读指针的高两位MSB则FIFO为“几乎满”，

　　若写指针的高两位MSB大于读指针的高两位MSB则FIFO为“几乎空”。

　　在Vijay A. Nebhrajani的《异步FIFO结构》第三部分的文章中也提到了一种方法，那就是方向标志与门限。设定了FIFO容量的75%作为上限，设定FIFO容量的25%为下限。当方向标志超过门限便输出满/空标志，这与Clifford E. Cummings的文章中提到的STYLE #2可谓是异曲同工。他们都属于保守的空满判断。其实这时输出空满标志FIFO并不一定真的空/满。

　　说到此，我们已经清楚地看到，FIFO设计最关键的就是产生空/满标志的算法的不同产生了不同的FIFO。但无论是精确的空满还是保守的空满都是为了保证FIFO工作的可靠。

查看详情

fifo知识

美新半导体宣布3轴AMR地磁传感器荣膺“年度最佳传感器/MEMS奖项”

2024年3月29日，由全球电子技术领域知名媒体集团ASPENCORE举办的"2024年度中国IC领袖峰会暨中

2024-04-07 标签： IC设计 fifo AMR 186 0
FIFO漫谈之异步FIFO空满信号的产生位置

格雷码的事聊完了，后面顺理成章的就是读写通路模块的设计。不过在读写控制通路之前还要明确下另一个问题，就是空满信号的产生位

2024-03-19 标签： fifo 格雷码时钟域 188 0
为什么格雷码可以辅助解决多bit跨时钟域的问题？求解

单bit通过两级同步打拍可以有效的解决亚稳态问题。

2024-03-08 标签：二进制 fifo RTL 619 0
如何从SD卡读取音频文件并将其输出到扬声器上？

在上一篇教程中，创建了一个 I2S 发送器用来发送来从FPGA内部 ROM 的音频数据。下一步，我们向该 I2S 发送器

2024-01-22 标签：音频扬声器 SD卡 1212 0
跨时钟域的解决方案

在很久之前便陆续谈过亚稳态，FIFO，复位的设计。本次亦安做一个简单的总结，从宏观上给大家展示跨时钟域的解决方案。

2024-01-08 标签： FPGA设计 fifo CDC 376 0
谈一谈FIFO的深度

最近加的群里面有些萌新在进行讨论**FIFO的深度**的时候，觉得 **FIFO的深度计算比较难以理解** 。所

2023-11-28 标签： IC设计 fifo 时钟源 440 0
如果IP已经采用OOC综合那么是否可以将其修改为Global综合方式？

相比于Project模式，Vivado Non-Project模式可以提供用户更多的控制权，进而用户可以自主管理整个编译

2023-11-16 标签： fifo CLK Vivado 451 0
基于STM32F407的FreeRTOS学习笔记(5)

在数据结构中有一种很重要的数据结构叫做队列，其特点是数据先进先出。在FreeRTOS中也有一类队列，我们利用这类队列在F

2023-11-07 标签： fifo FreeRTOS 数据结构 377 0
如何使用硬件FIFO来减少接收中断次数

本文给介绍如何使用带FIFO的串口来减少接收中断次数，通过一种自定义通讯协议格式，给出帧打包方法；之后介绍一种特殊的串口

2023-11-06 标签：单片机 fifo 定时器 277 0
单片机串口发送数据很慢？这种方法帮助你提高！

单片机串口发送数据很慢？这种方法帮助你提高！

2023-11-02 标签：单片机 fifo 串口 1006 0

展开查看更多

全部技术资讯资料帖子视频产品方案企业

fifo帖子

225

FIFO经验谈——来自华为内部

标签：嵌入式 STM32 fifo 33049 225

224

【连载视频教程(十六)】小梅哥FPGA设计思想与验证方法视频教程之FIFO介绍与时序验证

标签：fifo FPGA开发板 25319 224

XILINX IP核 FIFO中wr_data_count和rd_data_count的使用。

标签：Xilinx fifo IP核 17100 0

菜鸟求救：如何使用ISE中IP核生成的FIFO和RAM读写图像数据？

标签：RAM fifo IP核 16296 3

零基础学FPGA（十二）基于FIFO的串口发送机设计全流程

标签：寄存器 fifo 14850 48

转：STM32串口收发之FIFO

标签：Xilinx fifo 13759 32

必须为opt_design定义此单元格的内容才能成功完成

标签：Xilinx fifo Vivado 12836 13

最近在用vivado的fifo IP核遇到了一个问题 fifo的输出状态未知如图求解？

标签：fifo 计数器 IP核 12766 2

请问SPI使用FIFO和不使用有什么区别？使用FIFO效率更高吗？

标签：fifo SPI 11996 1

为什么在FPGA中读取FIFO时，读的第一个数据和第二个数据之间会有两个时钟周期的延迟呢？

标签：fifo Verilog 11282 6

fifo资料下载

SPL06-001数字压力传感器的数据手册免费下载立即下载

类别：传感与控制 2019-12-16 标签：传感器处理器 FIFO

RFID RC522非接触式读写卡芯片模块的资料介绍立即下载

类别：单片机 2019-07-19 标签：芯片 FIFO RC522

OV7725摄像头的原理图PCB封装库和结构图与数据手册及程序资料汇总立即下载

类别：单片机 2019-07-29 标签：摄像头 FIFO OV7725

LT8988无线收发芯片的数据手册免费下载立即下载

类别：IC中文资料 2019-05-05 标签：发射机 FIFO 无线收发芯片

ADXL345模块进行IIC测试的程序和ADXL345原理图及中英文数据手册立即下载

类别：传感与控制 2019-04-25 标签：FIFO IIC 加速度计

OV7725摄像头的详细资料PPT合集免费下载立即下载

类别：音视频类 2019-05-07 标签：摄像头 FIFO 机器视觉

CAN的各个成员变量的意义详细说明立即下载

类别：单片机 2019-10-08 标签：寄存器 CAN FIFO

FIFO是什么？有什么用？FIFO IP核应该如何使用？立即下载

类别：FPGA/ASIC 2018-07-20 标签：存储器 FIFO IP核

CMOS FIFO摄像头电路原理图免费下载立即下载

类别：控制电路 2019-08-15 标签：CMOS 摄像头 FIFO

SC7A20数字三轴加速度传感器芯片的数据手册免费下载立即下载

类别：IC中文资料 2020-12-17 标签：传感器 FIFO 加速度计

fifo资讯

超全面解析FIFO的原理及应用

First Input First Output的缩写，先入先出队列，这是一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第二条指令。是一种...

2021-05-29 标签：单片机存储器数据传输 2.5万 0

MPU6050移植读取数据时出现FIFO溢出问题解析

MPU-6000（6050）为全球首例整合性6轴运动处理组件，相较于多组件方案，免除了组合陀螺仪与加速器时间轴之差的问题，减少了大量的封装空间。为什么F...

2017-11-29 标签：陀螺仪 fifo mpu6050 1.7万 0

FIFO具体有什么作用

First Input First Output的缩写，先入先出队列，这是一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第二条指令。在计算...

2017-12-06 标签：fifo ad数据采集 1.3万 0

FullCAN和BasicCAN是什么？有何区别

诊断报文：一般选择配置成BASIC CAN类型（结合FIFO Buffer使用），因为诊断报文的请求/响应不能错序，需按照顺序处理，且数据不能覆盖；

2022-08-29 标签：CAN RAM fifo 1.3万 0

FPGA编程时的一些实际问题阐述及解决方案详解

问题: 随着NI的FPGA产品的广泛使用，很多同事和客户都碰到了一些FPGA编程时遇到的问题。由于FPGA不能实时调试，每次修改一点代码之后都要编译很长...

2017-11-18 标签：fpga fifo 1.1万 0

使用硬件FIFO来优化串口的数据收发

本文在探讨传统数据收发不足之后，介绍如何使用带FIFO的串口来减少接收中断次数，通过一种自定义通讯协议格式，给出帧打包方法；之后介绍一种特殊的串口数据发...

2017-11-15 标签：fifo 串口 1.0万 0

异步FIFO的设计分析及详细代码

本文首先对异步 FIFO 设计的重点难点进行分析，最后给出详细代码。一、FIFO简单讲解 FIFO的本质是RAM，先进先出重要参数：fifo深度（...

2017-11-15 标签：fifo 8053 0

LabVIEW FPGA模块实现FIFO深度设定

为了解决基于LabVIEWFPGA模块的DMAFIFO深度设定不当带来的数据不连续问题，结合LabVIEWFPGA的编程特点和DMA FIFO的工作原理...

2011-09-26 标签：FPGA LabVIEW FIFO 6979 0

在FPGA设计中FIFO的使用技巧

FIFO是在FPGA设计中使用的非常频繁，也是影响FPGA设计代码稳定性以及效率等得关键因素。在数据连续读取时，为了能不间断的读出数据而又不导致FIFO...

2021-09-09 标签：fpga Xilinx fifo 6361 0

全面介绍ZYNQ-AXI互联IP

学习内容近期设计需要用到AXI总线的IP，所以就对应常用的IP进行简要的说明，本文主要对AXI互联IP进行介绍。基础架构IP 基础的IP是用于帮助组...

2021-05-11 标签：控制器数据 IP 5719 0

fifo数据手册

关注此标签的用户(3人)

编辑推荐厂商产品技术软件/工具OS/语言教程专题

电机控制	DSP	氮化镓	功率放大器	ChatGPT	自动驾驶	TI	瑞萨电子
BLDC	PLC	碳化硅	二极管	OpenAI	元宇宙	安森美	ADI
无刷电机	FOC	IGBT	逆变器	文心一言	5G	英飞凌	罗姆
直流电机	PID	MOSFET	传感器	人工智能	物联网	NXP	赛灵思
步进电机	SPWM	充电桩	IPM	机器视觉	无人机	三菱电机	ST
伺服电机	SVPWM	光伏发电	UPS	AR	智能电网	国民技术	Microchip

瑞萨	沁恒股份	全志	国民技术	瑞芯微	兆易创新	芯海科技	Altium
德州仪器	Vishay	Micron	Skyworks	AMS	TAIYOYUDEN	纳芯微	HARTING
adi	Cypress	Littelfuse	Avago	FTDI	Cirrus LogIC	Intersil	Qualcomm
st	Murata	Panasonic	Altera	Bourns	矽力杰	Samtec	扬兴科技
microchip	TDK	Rohm	Silicon Labs	圣邦微电子	安费诺工业	ixys	Isocom Compo
安森美	DIODES	Nidec	Intel	EPSON	乐鑫	Realtek	ERNI电子
TE Connectivity	Toshiba	OMRON	Sensirion	Broadcom	Semtech	旺宏	英飞凌
Nexperia	Lattice	KEMET	顺络电子	霍尼韦尔	pulse	ISSI	NXP
Xilinx	广濑电机	金升阳	君耀电子	聚洵	Liteon	新洁能	Maxim
MPS	亿光	Exar	菲尼克斯	CUI	WIZnet	Molex	Yageo
Samsung	风华高科	WINBOND	长晶科技	晶导微电子	上海贝岭	KOA	Echelon
Coilcraft	LRC	trinamic

放大器	运算放大器	差动放大器	电流感应放大器	比较器	仪表放大器	可变增益放大器	隔离放大器
时钟	时钟振荡器	时钟发生器	时钟缓冲器	定时器	寄存器	实时时钟	PWM 调制器
视频放大器	功率放大器	频率转换器	扬声器放大器	音频转换器	音频开关	音频接口	音频编解码器
模数转换器	数模转换器	数字电位器	触摸屏控制器	AFE	ADC	DAC	电源管理
线性稳压器	LDO	开关稳压器	DC/DC	降压转换器	电源模块	MOSFET	IGBT
振荡器	谐振器	滤波器	电容器	电感器	电阻器	二极管	晶体管
变送器	传感器	解析器	编码器	陀螺仪	加速计	温度传感器	压力传感器
电机驱动器	步进驱动器	TWS	BLDC	无刷直流驱动器	湿度传感器	光学传感器	图像传感器
数字隔离器	ESD 保护	收发器	桥接器	多路复用器	氮化镓	PFC	数字电源

开关电源	步进电机	无线充电	LabVIEW	EMC	PLC	OLED	单片机
5G	m2m	DSP	MCU	ASIC	CPU	ROM	DRAM
NB-IoT	LoRa	Zigbee	NFC	蓝牙	RFID	Wi-Fi	SIGFOX
Type-C	USB	以太网	仿真器	RISC	RAM	寄存器	GPU
语音识别	万用表	CPLD	耦合	电路仿真	电容滤波	保护电路	看门狗
CAN	CSI	DSI	DVI	Ethernet	HDMI	I2C	RS-485
SDI	nas	DMA	HomeKit	阈值电压	UART	机器学习	TensorFlow

Arduino	BeagleBone	树莓派	STM32	MSP430	EFM32	ARM mbed	EDA
示波器	LPC	imx8	PSoC	Altium Designer	Allegro	Mentor	Pads
OrCAD	Cadence	AutoCAD	华秋DFM	Keil	MATLAB	MPLAB	Quartus

C++	Java	Python	JavaScript	node.js	RISC-V	verilog	Tensorflow
Android	iOS	linux	RTOS	FreeRTOS	LiteOS	RT-THread	uCOS
DuerOS	Brillo	Windows11	HarmonyOS

林超文PCB设计：PADS教程，PADS视频教程	郑振宇老师：Altium Designer教程，Altium Designer视频教程
张飞实战电子视频教程	朱有鹏老师：海思HI3518e教程，HI3518e视频教程
李增老师：信号完整性教程，高速电路仿真教程	华为鸿蒙系统教程，HarmonyOS视频教程
赛盛：EMC设计教程，EMC视频教程	杜洋老师：STM32教程，STM32视频教程
唐佐林：c语言基础教程，c语言基础视频教程	张飞：BUCK电源教程，BUCK电源视频教程
正点原子：FPGA教程，FPGA视频教程	韦东山老师：嵌入式教程，嵌入式视频教程
张先凤老师：C语言基础视频教程	许孝刚老师：Modbus通讯视频教程
王振涛老师：NB-IoT开发视频教程	Mill老师：FPGA教程，Zynq视频教程
C语言视频教程	RK3566芯片资料合集
朱有鹏老师：U-Boot源码分析视频教程	开源硬件专题

搜索历史

fifo

#硬声创作季 #FPGA FPGA-28-05 ADC采集FIFO缓存UART发送系统任务说明-2

#FPGA点拨 FIFO练习3答案

29 125 超声波测距设计 - 第3节

30 126 超声波测距设计 - 第2节 #硬声创作季

fifo简介

fifo百科

fifo知识

fifo帖子

fifo资料下载

fifo资讯

fifo数据手册

相关标签

相关话题

关注此标签的用户(3人)

搜索历史

fifo

#硬声创作季 #FPGA FPGA-28-05 ADC采集FIFO缓存UART发送系统任务说明-2

#FPGA点拨 FIFO练习3答案

29 125 超声波测距设计 - 第3节

30 126 超声波测距设计 - 第2节 #硬声创作季

fifo简介

fifo百科

fifo知识

fifo技术

fifo帖子

fifo资料下载

fifo资讯

fifo数据手册

相关标签

相关话题

关注此标签的用户(3人)