0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

电子发烧友网>可编程逻辑>FPGA/ASIC技术>

FPGA/ASIC技术

电子发烧友本栏目为FPGA/ASIC技术专栏,内容有fpga培圳资料、FPGA开发板、FPGA CPLD知识以及FPGA/ASIC技术的其它应用等;是您学习FPGA/ASIC技术的好栏目。
【ZYNQ Ultrascale+ MPSOC FPGA教程】第三十一章FreeRTOS实验

【ZYNQ Ultrascale+ MPSOC FPGA教程】第三十一章FreeRTOS实验

如何搭建Free RTOS实时操作系统运行环境,这里不深入探讨Free RTOS的具体使用。本实验以FreeRTOS Hello World做举例,并实现两个LED灯以不同间隔持续闪烁。...

2021-01-30 标签:FPGAledRTOSFreeRTOSZynqMPSoC 7622

【紫光同创国产FPGA教程 第一章】Pango Design Suite 2020.3安装

【紫光同创国产FPGA教程 第一章】Pango Design Suite 2020.3安装

ango Design Suite是深圳市紫光同创电子有限公司的FPGA开发软件,截止到目前,软件的最新版本为Pango Design Suite 2020.3。...

2021-01-26 标签:FPGALinuxWINDOWS编译紫光同创 15129

FPGA:I/O之差分信号

FPGA:I/O之差分信号

区别于传统的一根信号线一根地线的做法,差分传输在两根线上都传输信号,这两个信号的振幅相同,相位相反,在这两根线上的传输的信号就是差分信号。信号接收端通过比较这两个电压的差...

2022-07-25 标签:FPGA差分信号 6762

Vitis AI1.1系列教程1——软件安装

Vitis AI1.1系列教程1——软件安装

本博文介绍Vitis AI1.1 系列软件安装教程。...

2022-07-25 标签:FPGAVitis 2418

Vitis IDE入门helloworld程序

Vitis IDE入门helloworld程序

第一个Xilinx Vitis IDE入门helloworld程序...

2022-07-25 标签:XilinxIDEVitis 1732

ZYNQ-7000系列MIO、EMIO、AXI_GPIO接口

ZYNQ-7000系列MIO、EMIO、AXI_GPIO接口

ZYNQ-7000系列MIO/EMIO/AXI_GPIO接口...

2022-07-25 标签:Zynq-7000 3481

【ZYNQ Ultrascale+ MPSOC FPGA教程】第三十章自定义IP实验

【ZYNQ Ultrascale+ MPSOC FPGA教程】第三十章自定义IP实验

创建自己的IP核有很多好处,例如系统设计定制化;设计复用,可以在在IP核中加入license, 有偿提供给别人使用;简化系统设计和缩短设计时间。用ZYNQ系统设计IP核,最常用的就是使用AXI总线将...

2021-02-01 标签:FPGAXilinxIPZynqMPSoC 5911

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十九章PL端AXI GPIO的使用

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十九章PL端AXI GPIO的使用

使用zynq最大的疑问就是如何把PS和PL结合起来使用,在其他的SOC芯片中一般都会有GPIO,本实验使用一个AXI GPIO的IP核,让PS端通过AXI总线控制PL端的LED灯,实验虽然简单,不过可以让我们了解PL和...

2021-02-01 标签:FPGAXilinxGPIOZynqMPSoC 7745

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十八章PS端EMIO的使用

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十八章PS端EMIO的使用

如果想用PS点亮PL的LED灯,该如何做呢?一是可以通过EMIO控制PL端LED灯,二是通过AXI GPIO的IP实现控制。本章介绍如何使用EMIO控制PL端LED灯的亮灭。同时也介绍了,利用EMIO连接PL端按键控制PL端L...

2021-01-30 标签:FPGA按键GPIOZynqMPSoC 8639

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十七章System Monitor

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十七章System Monitor

本章介绍system monitors的使用,用于监测芯片的电压、温度值等,也可以通过PL端的ADC引脚作为外部信号的采集。PL端可以做17路ADC的采集,但开发板并没有在这些管脚上接设备,因此本章不做讲解...

2021-01-29 标签:FPGAadc开发板ZynqMPSoC 6144

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十六章PS端网络远程更新QSPI

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十六章PS端网络远程更新QSPI

在实际工作中,会遇到产品升级问题,如果按照程序烧录的方式,可能需要打开产品的外壳,这无疑。本章介绍一种通过网络远程更新FLASH程序的方法,包含UDP和TCP两种方法。...

2021-01-29 标签:FPGAFlaShZynqQSPIMPSoC 8286

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十五章PS端以太网使用之lwip

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十五章PS端以太网使用之lwip

开发板有两路千兆以太网,通过RGMII接口连接,本实验演示如何使用Vitis自带的LWIP模板进行PS端千兆以太网TCP通信。 LWIP虽然是轻量级协议栈,但如果从来没有使用过,使用起来会有一定的困难...

2021-01-28 标签:FPGA以太网LwIPZynqMPSoC 10767

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十四章PS端SD卡读写

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十四章PS端SD卡读写

FatFs是一个通用的文件系统模块,用于在小型嵌入式系统中实现FAT文件系统。FatFs的编写遵循 ANSI C,因此不依赖于硬件平台。它可以嵌入到便宜的微控制器中,如 8051, PIC, AVR, SH, Z80, H8, ARM等等,...

2021-01-28 标签:FPGA嵌入式SD卡ZynqMPSoC 6261

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十三章PS端DP的使用

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十三章PS端DP的使用

DisplayPort v1.2协议,支持4个5.4G的lane,但本控制器只支持两个lane,分辨率最大支持4096*2160@30。...

2021-01-27 标签:FPGA音频DPZynqMPSoC 7778

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十二章PS端I2C的使用

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十二章PS端I2C的使用

ReadBuffer清0,WriteBuffer赋FF写16个字节到EEPROM读EEPROM的16个字节到ReadBuffer检验是否正确Readbuffer清0,WriteBuffer赋值10~25写16字节到EEPROM读16字节到ReadBuffer检验是否正确返回....

2021-01-27 标签:FPGAEEPROMI2CZynqMPSoC 7125

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十一章PS端UART读写控制

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十一章PS端UART读写控制

除了打印信息之外,如果我们想用UART进行数据传输呢?本章便来介绍PS端UART的读写控制,实验中,每隔1S向外发送一串字符,如果收到数据,产生中断,并将收到的数据再发送出去。...

2021-01-27 标签:FPGA串口uartZynqMPSoC 7127

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十章PS端RTC中断实验

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十章PS端RTC中断实验

实验中通过简单的修改Vitis的例程,就完成了RTC,中断的应用,看似简单的操作,但蕴含了丰富的知识,我们需要非常了解RTC的原理、中断的原理,这些基本知识是学习好ZYNQ的必要条件。...

2021-01-26 标签:FPGA实时时钟RTCZynqMPSoC 7208

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十九章 Hello World(下)

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十九章 Hello World(下)

本章从FPGA工程师和软件工程师两者角度出发,介绍了ZYNQ开发的经典流程,FPGA工程师的主要工作是搭建好硬件平台,提供硬件描述文件hdf给软件工程师,软件工程师在此基础上开发应用程序。本...

2021-01-26 标签:FPGAARM工程师ZynqMPSoC 7955

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十八章 Hello World(上)

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十八章 Hello World(上)

我们从原理图中可以看到ZYNQ芯片分为PL和PS,PS端的IO分配相对是固定的,不能任意分配,而且不需要在Vivado软件里分配管脚,虽然本实验仅仅使用了PS,但是还要建立一个Vivado工程,用来配置...

2021-01-26 标签:FPGAARM工程师ZynqMPSoC 5091

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十七章Vitis准备工程及注意事项

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十七章Vitis准备工程及注意事项

所有的工程目录下都有个bootimage文件夹,存放了对应的BOOT.bin文件,可将此文件拷贝到Vitis_image_download文件夹,覆盖原有的BOOT.bin。也可以把BOOT.bin放到SD卡启动验证功能。...

2021-01-26 标签:FPGA编译ZynqMPSoCVitis 4789

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十六章7寸液晶屏显示实验

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十六章7寸液晶屏显示实验

LCD屏显示方式从屏幕左上角一点开始,从左向右逐点显示,每显示完一行,再回到屏幕的左边下一行的起始位置,在这期间,需要对行进行消隐,每行结束时,用行同步信号进行同步;LCD的驱动...

2021-01-25 标签:FPGA触摸屏液晶ZynqMPSoC 6060

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十五章HDMI字符显示实验

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十五章HDMI字符显示实验

在HDMI输出实验中讲解了HDMI显示原理和显示方式,本实验介绍如何使用FPGA实现字符显示,通过这个实验更加深入的了解HDMI的显示方式。...

2021-01-25 标签:FPGAHDMI开发板ZynqMPSoC 6203

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十四章HDMI输出实验

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十四章HDMI输出实验

由于开发板上只有DP可以显示,但却是PS端的,PL端没有HDMI的接口,因此我们采用AN9134的HDMI扩展模块实现HDMI显示。将24位RGB编码输出TMDS差分信号。SIL9134功能强大,本实验只使用其中一小部分,...

2021-01-25 标签:FPGAHDMI开发板ZynqMPSoC 6566

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十三章RS485实验

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十三章RS485实验

RS485与RS422类似,也是采用差分信号传输,但RS485是半双工传输,也就是说,同一时刻只能有一个方向的数据传输。而且接口也比RS422少,只有差分信号A和B,而与ARM或FPGA相连的信号为DE(方向选...

2021-01-25 标签:FPGARS485差分信号ZynqMPSoC 5852

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十二章RS422实验

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十二章RS422实验

本章利用AN3485模块实现RS422接口数据传输。关于模块,在前面的RS232实验中已经介绍过,本实验不再赘述。RS422与RS232在与FPGA的连接的接口上是一样的,都是TXD和RXD,因此,本实验在RS232实验的基...

2021-01-23 标签:FPGARS422MAX3ZynqMPSoC 9574

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十一章RS232实验

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十一章RS232实验

AN3485模块的RS232接口采用MAX3232芯片实现RS232和+3.3V TTL电平的转换。TTL电平的串口接收和发送信号(RXD, TXD)连接到40针的连接器上跟外面的FPGA芯片或者ARM芯片实现串口通信。RS232串口通信的最高速...

2021-01-23 标签:FPGARS232uartZynqMPSoC 5796

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十章PWM呼吸灯实验

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十章PWM呼吸灯实验

用一个N比特的计数器,最大值可以表示为2的N次方,最小值0,计数器以“period”为步进值累加,加到最大值后会溢出,进入下一个累加周期。当计数器值大于“duty”时,脉冲输出高,否则输出...

2021-01-23 标签:FPGAPWMZynqMPSoC呼吸灯 16160

【ZYNQ Ultrascale+ MPSOC FPGA教程】第九章Vivado下按键实验

【ZYNQ Ultrascale+ MPSOC FPGA教程】第九章Vivado下按键实验

按键是FPGA设计当中最常用也是最简单的外设,本章通过按键检测实验,检测开发板的按键功能是否正常,并了解硬件描述语言和FPGA的具体关系,学习Vivado RTL ANALYSIS的使用。...

2021-01-22 标签:FPGA按键ZynqMPSoCVivado 2852

【ZYNQ Ultrascale+ MPSOC FPGA教程】第八章FPGA片内FIFO读写测试实验

【ZYNQ Ultrascale+ MPSOC FPGA教程】第八章FPGA片内FIFO读写测试实验

FIFO: First in, First out代表先进的数据先出,后进的数据后出。Xilinx在VIVADO里为我们已经提供了FIFO的IP核, 我们只需通过IP核例化一个FIFO,根据FIFO的读写时序来写入和读取FIFO中存储的数据。...

2021-01-22 标签:FPGAXilinxfifoZynqMPSoC 5967

【ZYNQ Ultrascale+ MPSOC FPGA教程】第七章FPGA片内ROM测试实验

【ZYNQ Ultrascale+ MPSOC FPGA教程】第七章FPGA片内ROM测试实验

既然是ROM,那么我们就必须提前给它准备好数据,然后在FPGA实际运行时,我们直接读取这些ROM中预存储好的数据就行。Xilinx FPGA的片内ROM支持初始化数据配置。如下图所示,我们可以创建一个名...

2021-01-22 标签:FPGAROMRAMZynqMPSoC 4809

编辑推荐厂商产品技术软件/工具OS/语言教程专题