0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十章PWM呼吸灯实验

FPGA技术专栏 来源:芯驿电子科技 作者:芯驿电子科技 2021-01-23 11:18 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

原创声明:

本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。

适用于板卡型号:

AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG

实验Vivado工程为“pwm_led”。

本文主要讲解使用PWM控制LED,实现呼吸灯的效果。

1.实验原理

如下图所示,用一个N比特的计数器,最大值可以表示为2的N次方,最小值0,计数器以“period”为步进值累加,加到最大值后会溢出,进入下一个累加周期。当计数器值大于“duty”时,脉冲输出高,否则输出低,这样就可以完成图中红色线所示的脉冲占空比可调的脉冲输出,同时“period”可以调节脉冲频率,可以理解为计数器的步进值。

pIYBAGAKLtSAOU6CAAANXx_V_tQ811.jpgPWM脉宽调制示意图

不同的脉冲占空比的方波输出后加在LED上,LED灯就会显示不同的亮度,通过不断地调节方波的占空比,从而实现LED灯亮度的调节。

2. 实验设计

PWM模块设计非常简单,在上面的原理中已经讲到,这里不再说原理。

信号名称 方向 说明
clk in 时钟输入
rst in 异步复位输入,高复位
period in PWM脉宽周期(频率)控制。period = PWM输出频率 * (2 的N次方) / 系统时钟频率。显然N越大,频率精度越高。
duty in 占空比控制,占空比 = duty / (2的N次方)* 100%

PWM模块(ax_pwm)端口

`timescale1ns/1psmoduleax_pwm#(
	parameterN=16//pwmbitwidth
)(inputclk,inputrst,input[N-1:0]period,	//pwmstepvalueinput[N-1:0]duty,		//dutyvalueoutputpwm_out	//pwmoutput);reg[N-1:0]period_r;		//periodregisterreg[N-1:0]duty_r;		//dutyregisterreg[N-1:0]period_cnt;	//periodcounterregpwm_r;assignpwm_out=pwm_r;always@(posedgeclkorposedgerst)beginif(rst==1)begin
period_r<={ N {1'b0}};
        duty_r <={ N {1'b0}};endelsebegin
        period_r <= period;
        duty_r   <= duty;endend//period counter, step is period valuealways@(posedge clk orposedge rst)beginif(rst==1)
        period_cnt <={ N {1'b0}};else
        period_cnt <= period_cnt + period_r;endalways@(posedge clk orposedge rst)beginif(rst==1)begin
        pwm_r <=1'b0;endelsebeginif(period_cnt >=duty_r)	//ifperiodcounterisbiggerorequalstodutyvalue,thensetpwmvaluetohighpwm_r<=1'b1;else
            pwm_r <=1'b0;endend

那么如何实现呼吸灯的效果呢?我们知道呼吸灯效果是由暗不断的变亮,再由亮不断的变暗的过程,而亮暗效果是由占空比来调节的,因此我们主要来控制占空比,也就是控制duty的值。

在下面的测试代码中,通过设置period的值,设定PWM的频率为200Hz,PWM_PLUS状态即是增加duty值,如果增加到最大值,将pwm_flag置1,并开始将duty值减少,待减少到最小的值,则开始增加duty值,不断循环。其中PWM_GAP状态为调整间隔,时间为100us。

`timescale1ns/1psmodulepwm_test(input		clk,		//25MHzinput		rst_n,		//lowactive	output	led			//high-off,low-on);
					localparamCLK_FREQ=25;				//25MHzlocalparamUS_COUNT=CLK_FREQ;		//1uscounterlocalparamMS_COUNT=CLK_FREQ*1000;	//1mscounterlocalparamDUTY_STEP	=32'd100000;	//dutysteplocalparamDUTY_MIN_VALUE=32'h6fffffff;	//dutyminimumvaluelocalparamDUTY_MAX_VALUE=32'hffffffff;	//dutymaximumvalue					localparamIDLE		=0;	//IDLEstatelocalparamPWM_PLUS	=1;//PWMdutyplusstatelocalparamPWM_MINUS	=2;//PWMdutyminusstatelocalparamPWM_GAP	=3;//PWMdutyadjustmentgapwire		pwm_out;	//pwmoutputreg[31:0]	period;		//pwmstepvaluereg[31:0]	duty;		//dutyvaluereg			pwm_flag;	//dutyvalueplusandminusflag,0:plus;1:minusreg[3:0]	state;reg[31:0]	timer;		//dutyadjustmentcounterassignled=~pwm_out;//ledlowactivealways@(posedgeclkornegedgerst_n)begin
	if(rst_n==1'b0)
	begin
		period		<=32'd0;
		timer 		<=32'd0;
		duty 		<=32'd0;
		pwm_flag 	<=1'b0;
		state 		<= IDLE;
	end
	else
		case(state)
			IDLE:
			begin
				period 		<=32'd17179;//The pwm step value, pwm 200Hz(period = 200*2^32/50000000)				state  		<= PWM_PLUS;
				duty   		<= DUTY_MIN_VALUE;				
			end
			PWM_PLUS :
			begin
				if(duty >DUTY_MAX_VALUE-DUTY_STEP)	//ifdutyisbiggerthanDUTYMAXVALUEminusDUTY_STEP,begintominusdutyvalue				begin
					pwm_flag	<=1'b1;
					duty   		<= duty - DUTY_STEP ;
				end
				else
				begin
					pwm_flag 	<=1'b0;					
					duty   		<= duty + DUTY_STEP ;	
				end
				
				state  		<= PWM_GAP ;
			end
			PWM_MINUS :
			begin
				if(duty < DUTY_MIN_VALUE + DUTY_STEP)	//if duty is little than DUTY MIN VALUE plus duty step, begin to add duty value				begin
					pwm_flag 	<=1'b0;
					duty   		<= duty + DUTY_STEP ;
				end
				else
				begin
					pwm_flag 	<=1'b1;
					duty   		<= duty - DUTY_STEP ;	
				end	
				state  		<= PWM_GAP ;
			end
			PWM_GAP:
			begin
				if(timer >=US_COUNT*100)//adjustmentgapis100us				begin
					if(pwm_flag)
						state<= PWM_MINUS ;
					else
						state <= PWM_PLUS ;
						
					timer <=32'd0;
				end
				else
				begin
					timer <= timer +32'd1;
				end
			end
			default:
			begin
				state <= IDLE;		
			end			
		endcaseend//Instantiate pwm moduleax_pwm#(.N(32))ax_pwm_m0(.clk      (clk),.rst      (~rst_n),.period   (period),.duty     (duty),.pwm_out  (pwm_out));
	endmodule

3. 下载验证

生成bitstream,并下载bit文件,可以看到PL LED1灯产生呼吸灯效果。PWM是比较常用的模块,比如风扇转速控制,电机转速控制等等。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1663

    文章

    22493

    浏览量

    638940
  • PWM
    PWM
    +关注

    关注

    116

    文章

    5890

    浏览量

    226495
  • Zynq
    +关注

    关注

    10

    文章

    632

    浏览量

    49566
  • MPSoC
    +关注

    关注

    0

    文章

    203

    浏览量

    25224
  • 呼吸灯
    +关注

    关注

    10

    文章

    117

    浏览量

    44224
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    AMD Zynq UltraScale+ RFSoC评估套件调试检查表

    本篇文章包含一份调试检查表,它是对 AMD Zynq UltraScale+ RFSoC 评估套件(ZCU208、ZCU216、ZCU111 和 ZCU670)上评估板相关问题进行故障排除的重要资源。
    的头像 发表于 04-15 14:08 113次阅读
    AMD <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> RFSoC评估套件调试检查表

    使用Aurora 6466b协议实现AMD UltraScale+ FPGA与AMD Versal自适应SoC的对接

    在本博客中,我们将介绍使用 Aurora 6466b 协议实现 AMD UltraScale+ FPGA 与 AMD Versal 自适应 SoC 的对接。我们还将涵盖有关 IP 配置、FPGA 之间的连接、时钟设置以及复位拓扑
    的头像 发表于 01-13 14:04 3767次阅读
    使用Aurora 6466b协议实现AMD <b class='flag-5'>UltraScale+</b> <b class='flag-5'>FPGA</b>与AMD Versal自适应SoC的对接

    如何在Zynq UltraScale+ MPSoC平台上通过JTAG启动嵌入式Linux镜像

    流程教程)。本文则进一步讲解如何在 Zynq UltraScale+ MPSoC 平台上通过 JTAG 逐步启动 Linux,并提供了完整的过程与关键命令。只要按步骤操作,即使是复杂的 Linux 镜像也能成功通过 JTAG 启
    的头像 发表于 01-13 11:45 4962次阅读

    PWM经典应用:LED亮度控制及呼吸实战

    信号生成: 加热控制: 本文特别分享PWM相关基础知识,并以Air8000核心板为例,演示LuatOS开发中如何使用PWM功能实现LED亮度控制及呼吸效果,帮助开发者快速上手。 一、
    的头像 发表于 01-05 20:50 420次阅读
    <b class='flag-5'>PWM</b>经典应用:LED亮度控制及<b class='flag-5'>呼吸</b><b class='flag-5'>灯</b>实战

    如何在ZYNQ本地部署DeepSeek模型

    一个将最小号 DeepSeek 模型部署到 AMD Zynq UltraScale+ MPSoC 处理系统的项目。
    的头像 发表于 12-19 15:43 7800次阅读
    如何在<b class='flag-5'>ZYNQ</b>本地部署DeepSeek模型

    AMD UltraScale架构:高性能FPGA与SoC的技术剖析

    AMD UltraScale架构:高性能FPGA与SoC的技术剖析 在当今的电子设计领域,高性能FPGAMPSoC/RFSoC的需求日益增长。AMD的
    的头像 发表于 12-15 14:35 717次阅读

    基于PWM的LED调光技术与呼吸实现方法!

    利用PWM技术控制LED亮度,不仅效率高、响应快,还能实现细腻的视觉过渡。系统介绍PWM的工作机制,结合具体硬件平台,展示如何编程实现LED的渐亮渐灭,最终完成一个完整的呼吸项目。
    的头像 发表于 12-15 13:03 635次阅读
    基于<b class='flag-5'>PWM</b>的LED调光技术与<b class='flag-5'>呼吸</b><b class='flag-5'>灯</b>实现方法!

    现已上市:AMD Spartan UltraScale+ FPGA SCU35 评估套件——面向所有开发人员的经济实惠平台

    AMD Spartan UltraScale+ FPGA SCU35 评估套件现已开放订购。 该平台由 AMD 构建,为客户提供了一条利用 Spartan UltraScale+ FPGA
    的头像 发表于 11-27 10:52 591次阅读

    Zynq MPSoC PS侧PCIe高速DMA互连解决方案

    在涉及Xilinx Zynq UltraScale+ MPSoC的项目中,实现设备间高速、低延迟的数据传输往往是核心需求之一。PCIe(尤其PS侧)结合DMA(直接内存访问)正是满足这类需求的理想技术方案。
    的头像 发表于 10-22 13:53 4073次阅读
    双<b class='flag-5'>Zynq</b> <b class='flag-5'>MPSoC</b> PS侧PCIe高速DMA互连解决方案

    AMD Spartan UltraScale+ FPGA的优势和亮点

    AMD Spartan UltraScale+ FPGA 集小型封装、先进的 I/O 功能与低功耗等优势于一体。该系列 FPGA 配备高速 16.3 Gb/s 收发器、内置的外部内存控制器以及
    的头像 发表于 10-17 10:16 936次阅读
    AMD Spartan <b class='flag-5'>UltraScale+</b> <b class='flag-5'>FPGA</b>的优势和亮点

    AMD Vivado IP integrator的基本功能特性

    我们还将带您了解在 AMD Zynq UltraScale+ MPSoC 开发板与 AMD Versal 自适应 SoC 开发板上使用 IP integrator 时,两种设计流程之间存在的差异。
    的头像 发表于 10-07 13:02 2308次阅读
    AMD Vivado IP integrator的基本功能特性

    璞致电子 UltraScale+ RFSoC 架构下的软件无线电旗舰开发平台

    璞致电子 PZ-ZU49DR-KFB 开发板基于 Xilinx ZYNQ UltraScale+ RFSoC XCZU49DR 主控制器,以 "ARM+FPGA 异构架构" 为
    的头像 发表于 08-06 10:08 1359次阅读
    璞致电子 <b class='flag-5'>UltraScale+</b> RFSoC 架构下的软件无线电旗舰开发平台

    第十章 W55MH32 SNTP示例

    本文讲解了如何在W55MH32芯片上实现SNTP授时功能,通过实例详细展示了从SNTP服务器同步时间的实现流程,包括时间请求、响应解析和本地时间校准等核心步骤。文章还对SNTP的应用场景进行了分析,帮助读者理解其在时间同步中的实际应用价值。
    的头像 发表于 07-24 09:43 1467次阅读
    <b class='flag-5'>第十章</b> W55MH32 SNTP示例

    AMD Spartan UltraScale+ FPGA 开始量产出货

    边缘应用而设计,为业经验证的 UltraScale+ FPGA 和自适应 SoC 产品组合带来了现代化的连接、后量子密码等功能。 三款最低
    的头像 发表于 06-18 10:32 2481次阅读
    AMD Spartan <b class='flag-5'>UltraScale+</b> <b class='flag-5'>FPGA</b> 开始量产出货

    Xilinx Ultrascale系列FPGA的时钟资源与架构解析

    Ultrascale是赛灵思开发的支持包含步进功能的增强型FPGA架构,相比7系列的28nm工艺,Ultrascale采用20nm的工艺,主要有2个系列:Kintex和Virtex
    的头像 发表于 04-24 11:29 2875次阅读
    Xilinx <b class='flag-5'>Ultrascale</b>系列<b class='flag-5'>FPGA</b>的时钟资源与架构解析