0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十七章Vitis准备工程及注意事项

FPGA技术专栏 来源:芯驿电子科技 作者:芯驿电子科技 2021-01-26 09:44 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

原创声明:

本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。

适用于板卡型号:

AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG

1. 软件环境

软件开发环境基于Vivado 2020.1

2. 硬件环境

开发板型号 芯片型号
AXU2CGA xczu2cg-sfvc784-1-e
AXU2CGB xczu2cg-sfvc784-1-e

3. 批处理下载QSPI Flash

所有的工程目录下都有个bootimage文件夹,存放了对应的BOOT.bin文件,可将此文件拷贝到Vitis_image_download文件夹,覆盖原有的BOOT.bin。也可以把BOOT.bin放到SD卡启动验证功能

o4YBAGAKMCaAbEBvAAAEm2gyXsg388.jpg

vitis_image_download文件夹在course_s2目录下面,进入文件夹,右键点击program_qspi.bat,打开编辑

pIYBAGAKMCeARj6nAAATcdsfmRo828.jpgo4YBAGAKMCiAE4DrAAA1HlkatR8968.jpg

将program_flash路径改成自己的软件安装路径,保存并关闭。

pIYBAGAKMCiATACAAAAc_MQ8Obw470.jpg

双击program_qspi.bat,即可下载BOOT.BIN到QSPI FLASH,建议用JTAG模式下载。

o4YBAGAKMCmAE3GWAAA7uJJVw5c346.jpg

也可以采用SD卡启动方法,把BOOT.bin文件拷贝到SD内启动。

4. 批处理建立Vitis工程

由于Vitis工程编译后占用空间较大,因此为了节省大家宝贵的时间,我们提供了Vitis工程的批处理tcl脚本,在每个工程下都有个vitis文件夹,里面包含硬件描述文件xx.xsa,以及自动创建工程的脚本

pIYBAGAKMCqAex9KAAAyLYSvUW4588.jpg

大家需要做的是编辑auto_create_vitis文件夹中的build_vitis.bat文件

o4YBAGAKMCqAYHs7AAAvJDpxXbQ518.jpg

将黄色框中的xsct.bat路径换成自己安装的路径,路径为xx\Vitis\2020.1\bin\xsct.bat

pIYBAGAKMCuAceK2AAAV6Kk8YZU272.jpg

保存之后,再双击build_vitis.bat就可以创建工程了

编译结束,按任意键退出

o4YBAGAKMCyASKu0AAA-Jzrw_w8927.jpg

打开Vitis软件,选择工程路径,Launch

pIYBAGAKMC2AJqeYAAA6wEI4ULw163.jpg

打开后,关闭Welcom界面

o4YBAGAKMC2AHqj9AABgCmS5g6o938.jpg

工程即可使用

pIYBAGAKMC6AZKPmAABmXpM-1tk925.jpg

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1655

    文章

    22287

    浏览量

    630315
  • 编译
    +关注

    关注

    0

    文章

    688

    浏览量

    34950
  • Zynq
    +关注

    关注

    10

    文章

    625

    浏览量

    49241
  • MPSoC
    +关注

    关注

    0

    文章

    202

    浏览量

    25077
  • Vitis
    +关注

    关注

    0

    文章

    154

    浏览量

    8264
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    Zynq MPSoC PS侧PCIe高速DMA互连解决方案

    在涉及Xilinx Zynq UltraScale+ MPSoC的项目中,实现设备间高速、低延迟的数据传输往往是核心需求之一。PCIe(尤其PS侧)结合DMA(直接内存访问)正是满足这类需求的理想技术方案。
    的头像 发表于 10-22 13:53 3103次阅读
    双<b class='flag-5'>Zynq</b> <b class='flag-5'>MPSoC</b> PS侧PCIe高速DMA互连解决方案

    AMD Spartan UltraScale+ FPGA的优势和亮点

    AMD Spartan UltraScale+ FPGA 集小型封装、先进的 I/O 功能与低功耗等优势于一体。该系列 FPGA 配备高速 16.3 Gb/s 收发器、内置的外部内存控制器以及
    的头像 发表于 10-17 10:16 393次阅读
    AMD Spartan <b class='flag-5'>UltraScale+</b> <b class='flag-5'>FPGA</b>的优势和亮点

    璞致电子 UltraScale+ RFSoC 架构下的软件无线电旗舰开发平台

    璞致电子 PZ-ZU49DR-KFB 开发板基于 Xilinx ZYNQ UltraScale+ RFSoC XCZU49DR 主控制器,以 "ARM+FPGA 异构架构" 为
    的头像 发表于 08-06 10:08 876次阅读
    璞致电子 <b class='flag-5'>UltraScale+</b> RFSoC 架构下的软件无线电旗舰开发平台

    中海达亮相第十七届中国国际现代化铁路技术装备展览会

    此前,7月8-10日,第十七届中国国际现代化铁路技术装备展览会在北京国家会议中心顺利举办。来自14个国家和地区的代表参会,中海达受邀携铁路+北斗产品及解决方案亮相,引起了现场众多参展嘉宾、客户的关注。
    的头像 发表于 07-11 16:09 566次阅读

    海康威视亮相第十七届中国国际现代化铁路技术装备展

    7月8日-10日,第十七届中国国际现代化铁路技术装备展在北京拉开帷幕。海康威视以“智赋铁路,数驱未来”为主题,呈现覆盖铁路运营多场景的创新数字化产品、技术及解决方案。
    的头像 发表于 07-10 17:12 869次阅读

    高华科技亮相第十七届中国国际现代化铁路技术装备展览会

    近日,世界轨道交通领域万众瞩目、首屈一指的行业盛会——第十七届中国国际现代化铁路技术装备展览会(MODERN RAILWAYS 2025)在北京国家会议中心盛大开幕。
    的头像 发表于 07-09 15:55 631次阅读

    RECOM即将亮相第十七届中国国际现代化铁路技术装备展

    第十七届中国国际现代化铁路技术装备展 (MODERN RAILWAYS 2025),将于2025年7月8日-10日在中国•北京国家会议中心盛大召开。RECOM 在 G3223 展位,诚邀各位莅临参观!
    的头像 发表于 07-01 17:25 1072次阅读

    环旭电子亮相第十七届国际汽车动力系统技术年会

    此前,6月12-13日,为期两天的第十七届国际汽车动力系统技术年会(TMC 2025)在南通国际会展中心成功举办。环旭电子作为参展商,携最新技术成果和创新解决方案精彩亮相,与行业同仁共同探讨汽车动力系统的未来趋势与挑战!
    的头像 发表于 06-25 17:55 792次阅读

    博格华纳亮相第十七届国际汽车动力系统技术年会

    此前,2025年6月12-13日,第十七届国际汽车动力系统技术年会在江苏南通举行。
    的头像 发表于 06-25 10:28 905次阅读

    第十七章 SPI——读写串行FLASH

    本章介绍SPI协议,其为高速全双工通信总线,含物理层、协议层内容,还讲解W55MH32的SPI特性、初始化及DMA相关配置。
    的头像 发表于 06-19 17:06 1051次阅读
    <b class='flag-5'>第十七章</b> SPI——读写串行FLASH

    智多晶PLL使用注意事项

    FPGA设计中,PLL(锁相环)模块作为核心时钟管理单元,通过灵活的倍频、分频和相位调整功能,为系统提供多路高精度时钟信号。它不仅解决了时序同步问题,还能有效消除时钟偏移,提升系统稳定性。本文将深入探讨智多晶PLL在实际应用中的关键注意事项,帮助
    的头像 发表于 06-13 16:37 1267次阅读
    智多晶PLL使用<b class='flag-5'>注意事项</b>

    第十七章 SPI

    本篇文章介绍了W55MH32的SPI接口,可工作于SPI或I2S模式,支持半 / 全双工、主从操作,具可编程时钟极性/相位等特征。阐述了主从模式配置、DMA 通信等,介绍相关例程用于验证数据传输功能。
    的头像 发表于 05-28 17:29 941次阅读
    <b class='flag-5'>第十七章</b> SPI

    Xilinx Ultrascale系列FPGA的时钟资源与架构解析

    Ultrascale是赛灵思开发的支持包含步进功能的增强型FPGA架构,相比7系列的28nm工艺,Ultrascale采用20nm的工艺,主要有2个系列:Kintex和Virtex
    的头像 发表于 04-24 11:29 2096次阅读
    Xilinx <b class='flag-5'>Ultrascale</b>系列<b class='flag-5'>FPGA</b>的时钟资源与架构解析

    智多晶DDR Controller使用注意事项

    最后一期我们主要介绍智多晶DDR Controller使用时的注意事项
    的头像 发表于 01-24 11:14 1353次阅读
    智多晶DDR Controller使用<b class='flag-5'>注意事项</b>

    Zynq UltraScale+ MPSoC数据手册

    电子发烧友网站提供《Zynq UltraScale+ MPSoC数据手册.pdf》资料免费下载
    发表于 12-30 14:37 3次下载