原创声明:
本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。
适用于板卡型号:
AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG
1. 软件环境
软件开发环境基于Vivado 2020.1
2. 硬件环境
| 开发板型号 | 芯片型号 |
| AXU2CGA | xczu2cg-sfvc784-1-e |
| AXU2CGB | xczu2cg-sfvc784-1-e |
3. 批处理下载QSPI Flash
所有的工程目录下都有个bootimage文件夹,存放了对应的BOOT.bin文件,可将此文件拷贝到Vitis_image_download文件夹,覆盖原有的BOOT.bin。也可以把BOOT.bin放到SD卡启动验证功能

vitis_image_download文件夹在course_s2目录下面,进入文件夹,右键点击program_qspi.bat,打开编辑


将program_flash路径改成自己的软件安装路径,保存并关闭。

双击program_qspi.bat,即可下载BOOT.BIN到QSPI FLASH,建议用JTAG模式下载。

也可以采用SD卡启动方法,把BOOT.bin文件拷贝到SD内启动。
4. 批处理建立Vitis工程
由于Vitis工程编译后占用空间较大,因此为了节省大家宝贵的时间,我们提供了Vitis工程的批处理tcl脚本,在每个工程下都有个vitis文件夹,里面包含硬件描述文件xx.xsa,以及自动创建工程的脚本

大家需要做的是编辑auto_create_vitis文件夹中的build_vitis.bat文件

将黄色框中的xsct.bat路径换成自己安装的路径,路径为xx\Vitis\2020.1\bin\xsct.bat

保存之后,再双击build_vitis.bat就可以创建工程了
编译结束,按任意键退出

打开Vitis软件,选择工程路径,Launch

打开后,关闭Welcom界面

工程即可使用

-
FPGA
+关注
关注
1655文章
22287浏览量
630315 -
编译
+关注
关注
0文章
688浏览量
34950 -
Zynq
+关注
关注
10文章
625浏览量
49241 -
MPSoC
+关注
关注
0文章
202浏览量
25077 -
Vitis
+关注
关注
0文章
154浏览量
8264
发布评论请先 登录
双Zynq MPSoC PS侧PCIe高速DMA互连解决方案
AMD Spartan UltraScale+ FPGA的优势和亮点
璞致电子 UltraScale+ RFSoC 架构下的软件无线电旗舰开发平台
中海达亮相第十七届中国国际现代化铁路技术装备展览会
海康威视亮相第十七届中国国际现代化铁路技术装备展
高华科技亮相第十七届中国国际现代化铁路技术装备展览会
RECOM即将亮相第十七届中国国际现代化铁路技术装备展
环旭电子亮相第十七届国际汽车动力系统技术年会
智多晶PLL使用注意事项
第十七章 SPI
Xilinx Ultrascale系列FPGA的时钟资源与架构解析

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十七章Vitis准备工程及注意事项
评论