Xilinx Vivado 2015.3 运用 IP子系统将设计提升至新高

IP子系统集成了多达80个不同的IP 核、软件驱动程序、设计实例和测试平台，可大幅提高生产力

赛灵思发布 Vivado Design Suite2015.3版本。这一新版本通过支持设计团队利用最新针对市场量身定制的即插即用型 IP 子系统在更高的抽象层上工作，使得平台和系统开发人员能够提高生产力并降低开发成本。新的IP子系统结合Vivado IP Integrator (IPI) 和Vivado 高层次综合 (HLS)的增强功能，可实现更大型 IP 构建模块及相关模块的复用，从而有助于加快集成和验证速度，进而大幅提高生产力。

运用 IP子系统将设计提升到全新的高度

赛灵思的新型LogiCORE IP子系统属于高度可配置并根据市场量身定制的构建模块，其集成了多达80个不同的IP 核、软件驱动程序、设计实例和测试平台。Vivado Design Suite 2015.3版本还为以太网、PCIe、视频处理、图像传感器处理和OTN开发提供了新型IP子系统。这些IP子系统采用 ARM AMBA AXI 4互联协议、IEEE P1735加密和IP-XACT 等业界标准，能与赛灵思及其联盟成员提供的 IP 核实现互操作性，并加快集成速度。

赛灵思公司设计方法市场营销高级总监Tom Feist指出：“所有这些IP子系统能实现更大型构建模块块以及所有所需模块的复用，从而有助于加快集成和验证速度，进而大幅提升生产力。我们的最新视频IP子系统的独特之处在于其完全用C和C++编写，充分发挥了 Vivado HLS的作用。我们的内部开发时间只需要大约4个月，而RTL流程则估计需要两年之久，这意味着团队的生产力提高6倍之多。我们未来各代技术将进一步提高生产力。基于C语言的IP复用不仅支持IP 子系统在不同系列之间轻松移植，而且还可支持微架构及相关RTL的自动再优化，满足下一代系统要求并符合芯片特点。”

最新高度可配置的视频处理IP子系统支持4K2K视频管道，提供全面的视频支持，包括VDMA、Deinterlacer、Chroma Resampler和Scalar等。子系统充分利用自动生成的 AXI 接口和 Vivado IPI，还能方便地获得DisplayPort、HDMI和MIPI等接口信号来源并进行同步。

随着Vivado 2015.3 版本的发布，设计人员还能使用增强版 Vivado IP Integrator 工具，充分发挥最新 IP 子系统的作用。用户也能充分利用新的仿真流程，一键即可设置所有主要仿真器，并利用改进的版本控制简化 IP 集成与验证工作。