关于HLS IP无法编译解决方案
自 2022 年 1 月 1 日起，Xilinx平台的Vivado HLS 和 Vitis HLS 使用的 export_ip 命令会无法导出 IP。下面是官网的解决方案。
Xilinx官方提供了一个补丁（请看文末附件）解决这个问题。补丁下载好后解压在你软件所安装的目录下，
然后window下按WIN键+R键打开运行，输入cmd后回车进入命令提示符，输入以下命令，
修改好后，重新打开vivado软件编译即可。
审核编辑：汤梓红
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
Xilinx
+关注
关注
70文章
2121浏览量
119374 -
编译
+关注
关注
0文章
615浏览量
32396 -
Vivado
+关注
关注
18文章
790浏览量
65101 -
HLS
+关注
关注
1文章
126浏览量
23683
发布评论请先 登录
相关推荐
新手求助，HLS实现opencv算法加速的IP在vivado的使用
我照着xapp1167文档，用HLS实现fast_corners的opencv算法,并生成IP。然后想把这个算法塞到第三季的CH05_AXI_DMA_OV5640_HDMI上，这个demo里
发表于 01-16 09:22
怎么在Vivado HLS中生成IP核？
的经验几乎为0，因此我想就如何解决这个问题提出建议。这就是我的想法：1 - 首先，用Vivado HLS转换VHDL中的C代码（我现在有一些经验）2 - 在Vivado HLS中生成IP核（如果我
发表于 03-24 08:37
怎么在vivado HLS中创建一个IP
你好我正在尝试在vivado HLS中创建一个IP，然后在vivado中使用它每次我运行Export RTL我收到了这个警告警告：[Common 17-204]您的XILINX环境变量未定义。您将
发表于 04-03 08:48
如何使用Vivado HLS生成了一个IP
你好，我使用Vivado HLS生成了一个IP。从HLS测量的执行和测量的执行时间实际上显着不同。由HLS计算的执行非常小（0.14 ms），但是当我使用AXI计时器在真实场景中测量它
发表于 05-05 08:01
vivado高层次综合HLS定义及挑战
理解，没有对应用程序进行有效和准确地分析，并且无法从设计空间中提取最佳解决方案，那么盲目断言一个单点的工具可能会导致效率极低的解决方案。定义我们先退一步来说说定义。我们说高级综合（HLS
发表于 07-06 08:00
HLS高阶综合的定义与解决办法
理解，没有对应用程序进行有效和准确地分析，并且无法从设计空间中提取最佳解决方案，那么盲目断言一个单点的工具可能会导致效率极低的解决方案。定义我们先退一步来说说定义。我们说高级综合（HLS
发表于 07-10 08:00
嵌入式硬件开发学习教程——Xilinx Vivado HLS案例 （流程说明）
、USB、Micro SD、CAN、UART等接口，支持LCD显示拓展及Qt图形界面开发，方便快速进行产品方案评估与技术预研。HLS基本开发流程如下：HLS工程新建/工程导入编译与仿真
发表于 11-11 09:38
使用Vitis HLS创建属于自己的IP相关资料分享
1、使用Vitis HLS创建属于自己的IP高层次综合（High-level Synthesis）简称HLS，指的是将高层次语言描述的逻辑结构，自动转换成低抽象级语言描述的电路模型的过程。对于AMD
发表于 09-09 16:45
HLS中RTL无法导出IP核是为什么？
请教一下，我在HLS里面要将以下程序生成IP核，C Synthesis已经做好了，但是在export RTL的时候一直在运行
int sum_single(int A int B
发表于 09-28 06:03
Vivado环境下如何在IP Integrator中正确使用HLS IP
介绍如何设计HLS IP，并且在IP Integrator中使用它来作一个设计——这里生成两个HLS blocks的IP，并且在一个FFT（
发表于 02-07 17:59
•4220次阅读
使用教程分享：在Zynq AP SoC设计中高效使用HLS IP（一）
高层次综合设计最常见的的使用就是为CPU创建一个加速器，将在CPU中执行的代码移动到FPGA可编程逻辑去提高性能。本文展示了如何在Zynq AP SoC设计中使用HLS IP。 在Zynq器件
发表于 02-07 18:08
•3258次阅读
新思科技Synphony HLS解决方案
新思科技公司高层级综合法和系统级别营销总监Chris Eddington介绍说，Synphony HLS解决方案可显着地改变ASIC和FPGA在系统验证和嵌入式软件开发中的应用方式。
发表于 07-19 15:40
•1498次阅读
在Zynq AP SoC设计中使用HLS IP（二）
对于硬件加速模块来说，这些硬件加速模块会消耗源于CPU存储器的数据，并且以streaming方式产生数据。本文使用Vivado HLS和xfft IP模块（在IP Integrator使用HL
发表于 10-02 07:25
•411次阅读
工商网监
评论