0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何进行FFT IP配置和设计

FPGA之家 来源:FPGA之家 作者:FPGA之家 2022-07-22 10:21 次阅读

快速傅里叶变换 (Fast Fourier Transform,FFT), 即利用计算机计算离散傅里叶变换(DFT)的高效、快速计算方法的统称,简称FFT。DFT是实现了从频域(频域分析往往比时域分析更优越)对信号与系统进行分析。然而,随着序列长度的增加,计算量也显著增加,对于计算机而言,处理时间就越长,消耗的资源也就越多。

忘了什么是傅里叶变换的同学,赶紧拿出《信号与系统》翻一下。实在没书,找度娘。对于连续时间信号f(t),定义式如下:

傅里叶变换:01feb1a4-04a2-11ed-ba43-dac502259ad0.png

傅里叶逆变换:0208b848-04a2-11ed-ba43-dac502259ad0.png

信号处理领域大名鼎鼎的傅里叶变换,正式由傅里叶提出的,不得不说,实在太伟大了,顶礼膜拜。

在信号处理中,由于计算机通常只能处理数字信号,因此通过对连续信号进行采样离散化,进而有了离散傅里叶变换。

话不多说,直入主题,首先把DFT公式搬出来:

0215dff0-04a2-11ed-ba43-dac502259ad0.png

原信号x(t)的采样信号x[n]也可以用X[K]来表示:

021febb2-04a2-11ed-ba43-dac502259ad0.png

1965年,库利和图基提出了快速傅里叶变换(FFT)算法,采用这种算法能使计算机计算DFT所需要的乘法次数大为减少,特别是被变换的抽样点数N越多,FFT算法计算量的节省就越显著。

常用计算方法:

时间抽取算法:令序列的长度为N(2的幂),可以将时域序列x(n)分解为两部分,一是偶数部分x(2n),另一部分是计数部分x(2n+1),于是信号序列x(n)的离散傅里叶变换可以用两个N/2抽样点的离散傅里叶变换来辨识核计算。

频率抽取算法:按照频率吧抽取的FFT算法是将频域信号序列X(k)分解为奇偶两部分,但算法仍然是由时域信号序列开始逐级计算,同样把N点分成N/2点计算FFT。

02

FFT原理

FFT是DFT的快速算法,可以将一个信号从时域变换到频域。很多时候信号在时域很难进行信号特征分析,变换到频域后,就很容易看出信号的频率、功率、相位等特征信息。更多详细的解释,可移步看这里深入浅出的讲解傅里叶变换(真正的通俗易懂)或者在CSDN中阅读深入浅出解释FFT系列(非公众号文章,超链接失败,抱歉,可去CSDN看原文博客),讲得比较清楚透彻,不愧是10年码龄的巨佬。在这里我就不再赘述了。

03

FFT IP Core使用

概述

以Xilinx Vivado设计套件中提供的FFT IP为例,简要说明如何进行FFT IP配置和设计。

FFT Core用于计算N点的DFT或IDFT,N=2m,m=3~16。对于计算FFT,有三种算术选项用于计算FFT:

全精度无缩放算法

定点缩放,提供缩放表

块浮点(运行时调整缩放)

对于N点大小,可对正向/逆向变换、缩放表循环前缀进行配置。

提供四种可选架构:

Pipelined Streaming I/O

Radix-4 Burst I/O

Radix-2 Burst I/O

Radix-2 Lite Burst I/O

端口描述

FFT IP Core的端口如图1所示,对端口的描述,参考产品指南PG-109-XFFT.pdf。

022d971c-04a2-11ed-ba43-dac502259ad0.png

图1 FFT端口

FFT IP配置

举个栗子:单通道,512点,Radix-2,Burst I/O,定点数,缩放,取整模式Truncation,输入数据位宽16bit,相位因子位宽16,自然序输出,无循环前缀。

在Vivado中创建工程后,在工程管理器下的IP Catalog中选择并配置FFT IP,在IP配置向导的指引下,依次进行相关参数的配置,如图2所示。配置通道数,变换长度,实现架构,数据格式,缩放,取整模式,数据呼出顺序,是否插入循环前缀(CP)等。

0237b652-04a2-11ed-ba43-dac502259ad0.png

024d3d74-04a2-11ed-ba43-dac502259ad0.png

025d1c62-04a2-11ed-ba43-dac502259ad0.png

图2 FFT IP配置

在向导视图左侧,可查看IP端口框图,实现详情以及时延信息,如图3所示。这里需要注意输入输出数据的格式以及配置通道数据的格式。

0283cd12-04a2-11ed-ba43-dac502259ad0.png

028f0ede-04a2-11ed-ba43-dac502259ad0.png

02a0d5a6-04a2-11ed-ba43-dac502259ad0.png

图3 查看IP实现信息

配置完成后,输出生成定制FFT IP,最后再将其实例化到工程模块中。

AXI-Stream注意事项

该IP的端口采用了标准的AXI-Stream协议,数据传输基本握手,如图4所示。

02ae5b7c-04a2-11ed-ba43-dac502259ad0.png

图4 AXI-Stream信道数据传输

AXI信道规则

所有的TDATA和TUSER字段被打包成小端格式,也就是一个子字段的第0位与TDATA或TUSER的第0位对齐。

字段不包括在TDATA或TUSER中,除非以这种方式配置了核它需要字段出现。例如,如果核心配置为有一个固定的点大小,没有位分配给指定点大小的NFFT字段。

所有的TDATA和TUSER矢量都是8bit的整数倍。

配置通道

配置通道端口信号如表1所示。

表1 配置通道端口信号

名称 宽度 方向 描述
s_axis_config_tdata 可变 I 承载配置信息:CP_LEN,FWD/INV,NFFT和SCALE_SCH
s_axis_config_tvalid 1 I 由外部主机输入,指示当前数据可用
s_axis_config_tready 1 I 由从机输入,指示从机可接收数据

配置通道(s_axis_config)接口是AXI通道,TDATA字段接口定义如下表2所示,所有需要paded的字段如果未达到8bit边界,则需要扩展到8bit边界。扩展的bit可以未任意值,设计为常量值可节省器件资源。

表2TDATA字段接口定义

字段名称 宽度 Padded 描述
NFFT 5 yes 转换点数:NFFT为最大转换点数或者更小点数。例如,一个1024点FFT可以计算1024点,512点,256点等。该值为log2(point_size)
CP_LEN Log2(最大point_size) no 循环前缀长度:CP_LEN可以是0到(point_size-1)的任意值,该值仅在循环前缀插入有效
FWD_INV 1 no FWD_INV=1,表示FFT运算;
FWD_INV=0,表示IFFT运算。在多通道中,bit0(LSB)表示通道0配置,bit1表示通道1配置,以此类推。
SCALE_SCH 流水线I/O和Radix-4 I/O架构:2×ceil(NFFT/2)
Radix-2突发 I/O和Radix-2Lite I/O架构:2×NFFT
no 缩放方案:
(1)对于突发I/O架构,每级缩放因子由2bit定义,缩放因子可以为3,2,1,0,代表右移bit数。例如,对于N=1024点,Radix-4突发I/O的缩放因子为[1 0 2 3 2],对于N=128点,Radix-2突发I/O或者Radix-2 Lite突发I/O架构,可能的缩放方案[1 1 1 1 0 1 2]
(2)对于流水I/O架构,缩放因子由每对Radix-2运算级定义,也是采样2bit位宽。例如,NFFT=256,可能的缩放因子为[2 2 2 3],当N不是4的幂次时,最后一级最大bit为1bit。例如,N-512,可能的缩放方案[0 2 2 2 ]或者[1 2 2 2],但是[2 2 2 2 ]是非法的,因为此时缩放因子的MSB位只能是00或01.

TDATA数据格式如图5所示。

02c3aefa-04a2-11ed-ba43-dac502259ad0.png

图5 config_tdata数据据格式

其中,NFFT设置情况,如表3所示。需要注意的是,如果选项runtime configurable transform length被选后,变换点大小才可以在配置通道的NFFT字段进行设置。

表3NFFT设置

NFFT[4:0] Transform size(N)
00011 8
00100 16
00101 32
00110 64
00111 128
01000 256
01001 512
01010 1024
01011 2048
01100 4096
01101 8192
01110 16384
01111 32768
10000 65536

正反变换及缩放

FWD_INV=1时,正向变换;FWD_INV=0时,逆向变换。

对于FFT/IFFT各级缩放,在不同的实现架构中,缩放因子的设置有所不同。可参考表2 或者产品指南:PG109-xfft.pdf文档ch.4操作理论的Run Time Transform Configuration部分。

循环前缀(CP)

将输出结果的尾部复制到头部,输出顺序要选择自然序。插入循环前缀,可逐帧设置,不用打断帧处理进程。

补充:定点数

FPGA处理过程中,常常要对浮点数进行定点化处理。Matlab中提供了一个非常方便的定点化函数fi。

fi(data,s,w,f) 各参数的定义:

s:signed or unsigned 标志;

signed: 包含符号位;

f:定点小数精度。

例如:在命令行输入fi(pi,1,16,13),回车,如图6所示。

02cf212c-04a2-11ed-ba43-dac502259ad0.png

图6 浮点数定点

查看定点后的数据, 命令行输入ans.hex,显示十六进制数6488,如图7所示。

02e6aa68-04a2-11ed-ba43-dac502259ad0.png

图7 定点16进制数据

命令行输入ans.dec,显示十进制数,如图8所示。

02eee41c-04a2-11ed-ba43-dac502259ad0.png

图8 定点10进制数据

在FPGA处理定点乘法,可用乘法器IP—Multiplier,如图9所示。

0305e89c-04a2-11ed-ba43-dac502259ad0.png

图9 乘法器IP

04

FFT模块设计demo

以调用FFT,并通过ROM预存所需数据进行一个简单的demo设计。

利用FFT IP,搭建工程。分别使用两个ROM存储DMRS0的I、Q两路数据,外部主机断言m_data_tready拉高时,准备开始从ROM读取数据,同时配置FFT。IFFT计算输出通过乘以一个系数,使其幅度值接近于1。设计框图如图10所示。

031ad4aa-04a2-11ed-ba43-dac502259ad0.png

图10 设计框图

以DMRS0信号5M带宽300点(中间补零,至512点)作IFFT为例,创建工程,编写RTL代码。针对配置通道的数据配置(如SCALE_SCH、FWD/INV、CP_LEN、NFFT),假设基于Radix-2架构作IFFT,不加循环前缀,不更改NFFT点数,配置情况如下。

s_axis_config_tdata = 23'b0000_0000_0000_0000_0000_0000;

注意,高MSB五位做了填充,使得TDATA的位宽是8的整数倍。

FPGA仿真结果如图11所示。

032e10ec-04a2-11ed-ba43-dac502259ad0.png

图11 FPGA工程仿真

MATLAB进行IFFT变换,并进行适当的缩放,同时将FPGA仿真的结果导入,计算各自的幅度,并绘于同一图中,如图12所示。

033c91e4-04a2-11ed-ba43-dac502259ad0.png

图12 幅度值对比

计算各自的相位角弧度,如图13所示。

0352ba46-04a2-11ed-ba43-dac502259ad0.png

图13 相位弧度对比

通过对比分析可知,MATLAB仿真与FPGA实现结果基本一致。

在LTE5G无线通信中,IFFT和FFT变换是一个绕不过的话题。即便5G在探索非正交多址接入技术(NOMA),因主动引入干扰,接收机设计复杂度急剧上升,能否被采用不得而知。

审核编辑:彭静
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1604

    文章

    21340

    浏览量

    594050
  • matlab
    +关注

    关注

    176

    文章

    2928

    浏览量

    228627
  • 数据
    +关注

    关注

    8

    文章

    6518

    浏览量

    87704
  • FFT
    FFT
    +关注

    关注

    15

    文章

    426

    浏览量

    58698

原文标题:Vivado中FFT IP配置及应用

文章出处:【微信号:zhuyandz,微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    请问如何进行FFT滤波

    FFT变换后滤波,再IFFT, 1,请问这中间是怎么进行滤波的? 2,看资料FIR滤波需要加窗,那FFT滤波时需要加窗吗?
    发表于 09-06 17:03

    一种基于FPGA的可配置FFT IP核实现设计

    摘要针对FFT算法基于FPGA实现可配置IP核。采用基于流水线结构和快速并行算法实现了蝶形运算和4k点FFT的输入点数、数据位宽、分解基自由配置
    发表于 07-03 07:56

    基于FPGA的FFT和IFFT IP核应用实例

    16bit,定点signed(1.15),即最高位符号位,15位小数。同时,绘制出matlab中cos时域和频域的波形如下。 3 Vivado中添加配置FFT IP核Vivado中,打开IP
    发表于 08-10 14:30

    何进行BJT电流镜配置

    电流源的重要特性 有哪些?有什么作用? 如何进行电流镜配置
    发表于 03-11 07:06

    IP设计原理是什么?如何进行IP模块设计?

    USB OTG的工作原理是什么?IP设计原理是什么?如何进行IP模块设计?USB OTG IP核有什么特性?如何对USB OTG IP
    发表于 04-27 06:44

    IP101GR单口PHY芯片是如何进行通信的

    IP101GR是什么?IP101GR单口PHY芯片有何功能?IP101GR单口PHY芯片是如何进行通信的?
    发表于 11-01 06:08

    利用面向对象技术进行配置FFT IP设计与实现

    利用面向对象技术进行配置FFT IP 设计与实现摘要:为了缩短产品上市时间并降低设计成本,IP 复用已经成为IC设计的重要手段。以往利用
    发表于 07-04 11:42 8次下载

    利用FFT IP Core实现FFT算法

    利用FFT IP Core实现FFT算法 摘要:结合工程实践,介绍了一种利用FFT IP Core实现
    发表于 01-16 10:04 6740次阅读
    利用<b class='flag-5'>FFT</b> <b class='flag-5'>IP</b> Core实现<b class='flag-5'>FFT</b>算法

    Quartus中fft ip core的使用

    在论坛中经常有人会问起 altera 软件fft ip 中使用方法,有些人在使用这个fft ip core 的时候没有得到正确的结果,事实上,这个i
    发表于 05-10 15:19 0次下载
    Quartus中<b class='flag-5'>fft</b> <b class='flag-5'>ip</b> core的使用

    FFT变换的IP核的源代码

    FFT变换的IP核的源代码,有需要的下来看看。
    发表于 05-24 09:45 18次下载

    Linux主机IP配置

    Linux如何进行静态IP的设置,在主机下运行IP配置的指令
    发表于 06-03 14:30 0次下载

    FFT变换的IP核的源代码

    Xilinx FPGA工程例子源码:FFT变换的IP核的源代码
    发表于 06-07 11:44 9次下载

    配置FFT IP核的实现及基础教程

    针对FFT算法基于FPGA实现可配置IP核。采用基于流水线结构和快速并行算法实现了蝶形运算和4k点FFT的输入点数、数据位宽、分解基自由配置
    发表于 11-18 06:32 7504次阅读
    可<b class='flag-5'>配置</b><b class='flag-5'>FFT</b> <b class='flag-5'>IP</b>核的实现及基础教程

    何进行OPCDCOM配置

    何进行OPCDCOM配置(四会理士电源技术有限公司招聘)-如何进行OPCDCOM配置                      
    发表于 09-18 14:23 11次下载
    如<b class='flag-5'>何进行</b>OPCDCOM<b class='flag-5'>配置</b>

    Gowin FFT IP用户指南

    Gowin FFT IP 用户指南主要包括功能简介、信号定义、参数介绍、工作 原理、GUI 调用等,旨在帮助用户快速了解高云半导体 Gowin FFT IP 的特 性及使用方法。
    发表于 09-15 10:19 0次下载
    Gowin <b class='flag-5'>FFT</b> <b class='flag-5'>IP</b>用户指南