0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Vivado将模块封装为IP的方法介绍

Hx 作者:工程师陈翠 2018-06-26 11:33 次阅读

在给别人用自己的工程时可以封装IP,Vivado用封装IP的工具,可以得到像xilinx的ip一样的可以配置参数的IP核,但是用其他工程调用后发现还是能看到源文件,如何将工程源文件加密,暂时没有找到方法,如果知道还请赐教。而直接用.edif网表文件作为ip的方法如下:

1、建立工程设置顶层模块

将需要封装的模块设置为顶层模块。(shift_bus模块)

2、综合待封装模块

vivado综合时会默认将输入输出端口添加buffer缓存,而封装的模块大多都是用在一个大的模块的内部,综合不能添加iobuf,在ISE的综合选项中有-iobuf选项而在Vivado中该选项是隐藏的,可以在综合设置窗口的Options下面最后一项 More Options一栏写入“-no_iobuf”,然后综合即可。

3、生成.edif网表文件

打开综合后的设计:在Flow Navigator中点击“Open Synthesis Deisgn”
在TCL Console中输入:“write_edif /path/xx.edif” 。特别注意:路径分隔字符为“/”(得到的网表文件为shift_bus.edif)

4、建立wrapper

建立一个与待封装模块同名的.v文件,该文件只描述该模块的接口。(shift_bus.v)

5、调用

将shift_bus.v和shift_bus.edif文件添加到需要调用的工程中,然后直接对shift_bus模块进行例化即可。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • IP
    IP
    +关注

    关注

    5

    文章

    1402

    浏览量

    148267
  • Vivado
    +关注

    关注

    18

    文章

    789

    浏览量

    65092
收藏 人收藏

    评论

    相关推荐

    vivadoip核的工程封装

    请教一下,vivado怎么把带ip核的工程进行封装,保证代码不可见,可以通过端口调用。我尝试了以下方法,ippackage,如果要在另一个程序里调用,也要提供源代码;另一个
    发表于 07-14 09:18

    基于 FPGA vivado 2017.2 的74系列IP封装

    基于 FPGA vivado 2017.2 的74系列IP封装实验指导一、实验目的掌握封装IP的两种方式:GUI方式以及Tcl方式二、实验内
    发表于 12-20 10:23

    vivado 调用IP核 详细介绍

    大家伙,又到了每日学习的时间了,今天咱们来聊一聊vivado 调用IP核。首先咱们来了解一下vivadoIP核,IP核(
    发表于 05-15 12:05

    使用VIVADO IDE设计的最有效方法是什么?

    早安Xilinx Communitry,我有一个关于VIVADO IP中心设计流程的问题。设计针对Xilinx fpga的数字逻辑不仅仅有一种方法。您可以使用HLS和HDL进行设计。您可以使用纯
    发表于 03-29 09:14

    Vivado IP核锁定的解决办法分享

      发生IP核锁定,一般是Vivado版本不同导致的,下面介绍几种方法:    1 常用的方法  1)生成
    发表于 01-08 17:12

    VIVADO——IP封装技术封装一个普通的VGA IP-FPGA

    有关FPGA——VIVADO15.4开发中IP 的建立
    发表于 02-28 21:04 15次下载

    基于Vivado将verilog代码封装IP的步骤

    Xilinx的Vivado采用原理图的设计方式,比较直观适合大型项目,我们自己的code都需要封装成user IP。这里主要介绍怎么把多个关联管脚合并成类似bus的大端口。
    发表于 09-15 16:54 42次下载
    基于<b class='flag-5'>Vivado</b>将verilog代码<b class='flag-5'>封装</b>成<b class='flag-5'>IP</b>的步骤

    vivado调用IP核详细介绍

    大家好,又到了每日学习的时间了,今天咱们来聊一聊vivado 调用IP核。 首先咱们来了解一下vivadoIP核,IP核(
    的头像 发表于 05-28 11:42 3.6w次阅读

    用于系统生成器中Vivado HLS IP模块介绍

    了解如何生成Vivado HLS IP模块,以便在System Generator For DSP中使用。
    的头像 发表于 11-20 06:08 2972次阅读

    调用Vivado IP核的方法

    在开发PL时一般都会用到分频或倍频,对晶振产生的时钟进行分频或倍频处理,产生系统时钟和复位信号,下面就介绍一下在vivado2017.3中进行PL开发时调用IP方法
    发表于 12-22 14:26 4486次阅读

    Vivado中PLL开发调用IP方法

    在开发PL时一般都会用到分频或倍频,对晶振产生的时钟进行分频或倍频处理,产生系统时钟和复位信号,这是同步时序电路的关键,这时就需要使用到时钟向导IP,下面就介绍一下在vivado中进行PL开发时调用
    发表于 12-22 15:14 1w次阅读

    VCS独立仿真Vivado IP核的一些方法总结

    前年,发表了一篇文章《VCS独立仿真Vivado IP核的一些方法总结》(链接在参考资料1),里面简单讲述了使用VCS仿真Vivado IP
    的头像 发表于 03-22 10:31 3506次阅读

    一文解析Vivado的三种封装IP的方式

    Vivado提供了三种封装IP的方式:(1)将当前工程封装为IP;(2)将当前工程中的BD(IPI 设计)
    的头像 发表于 08-10 18:09 5680次阅读
    一文解析<b class='flag-5'>Vivado</b>的三种<b class='flag-5'>封装</b><b class='flag-5'>IP</b>的方式

    使用VIvado封装自定IP并使用IP创建工程

    在FPGA实际的开发中,官方提供的IP并不是适用于所有的情况,需要根据实际修改,或者是在自己设计的IP时,需要再次调用时,我们可以将之前的设计封装成自定义IP,然后在之后的设计中继续使
    的头像 发表于 04-21 08:58 4683次阅读

    Vivado中BRAM IP的配置方式和使用技巧

    FPGA开发中使用频率非常高的两个IP就是FIFO和BRAM,上一篇文章中已经详细介绍Vivado FIFO IP,今天我们来聊一聊BRAM IP
    的头像 发表于 08-29 16:41 2969次阅读
    <b class='flag-5'>Vivado</b>中BRAM <b class='flag-5'>IP</b>的配置方式和使用技巧