JESD204B接口中的眼图测量方法
该视频将为观众介绍JESD204B接口中的眼图测量。JESD204是一种连接数据转换器（ADC和DAC）和逻辑器件的高速串行接口，该标准的 B 修订版支持高达 12.5 Gbps串行数据速率，并可确保 JESD204 链路具有可重复的确定性延迟。随着转换器的速度和分辨率不断提升，JESD204B接口在ADI高速转换器和集成RF收发器中也变得更为常见。此外，FPGA和ASIC中灵活的串行器/解串器(SERDES)设计正逐步取代连接转换器的传统并行LVDS/CMOS接口，并用来实现 JESD204B物理层。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
收发器
+关注
关注
10文章
3794浏览量
110576 -
测量
+关注
关注
10文章
5512浏览量
116126 -
数据转换器
+关注
关注
1文章
398浏览量
30475
发布评论请先 登录
相关推荐
热点推荐
LMK04828 超低噪声JESD204B兼容时钟抖动清除器技术手册
LMK0482x 系列是业界性能最高的时钟调节器，支持 JEDEC JESD204B。
PLL2 的 14 个时钟输出可配置为使用器件和 SYSREF 时钟驱动 7 个 JESD204B
LMK0482x系列超低噪声JESD204B兼容时钟抖动清除器技术文档总结
LMK0482x 系列是业界性能最高的时钟调节器，支持 JEDEC JESD204B。
PLL2 的 14 个时钟输出可配置为使用器件和 SYSREF 时钟驱动 7 个 JESD204B
LMK04616 超低噪声低功耗JESD204B兼容时钟抖动清除器总结
LMK0461x 器件系列是业界性能最高、功耗最低的抖动清除器，支持 JESD204B。16 个时钟输出可配置为使用器件和 SYSREF 时钟驱动 8 个 JESD204B 转换器或其他逻辑器件。第 17 个输出可配置为提供来自 PLL2 的信号或来自外部 VCXO 的副
LMK04828-EP 超低噪声JESD204B兼容时钟抖动清除器总结
LMK04828-EP 器件是业界性能最高的时钟调理器，支持 JESD204B。
PLL2的14个时钟输出可配置为使用器件和SYSREF时钟驱动7个JESD204B转换器或其他逻辑器件
LMK04368-EP 超低噪声JESD204B/C双环路时钟抖动清除器总结
LMK04368-EP 是一款高性能时钟调节器，支持 JEDEC JESD204B/C，适用于太空应用。
PLL2 的 14 个时钟输出可配置为使用器件和 SYSREF 时钟驱动 7 个
JESD204B IP核的配置与使用
物理层的位置，一种是物理层在JESD204 IP里；另外一种是物理层在JESD204 IP外部，需要再配置JESD204 phy IP核进行使用。
替代HMC7044超低噪高性能时钟抖动消除器支持JESD204B
1. 概述PC7044是一款高性能双环路的整数时钟抖动消除器，可以为具有并行或串（JESD204B型）接口的高速数据转换器执行参考时钟选择和超低噪声频率的生成。 PC7044具有两个整数
发表于 05-08 15:57
一文详解JESD204B高速接口协议
JESD204B是逻辑器件和高速ADC/DAC通信的一个串行接口协议，在此之前，ADC/DAC与逻辑器件交互的接口大致分为如下几种。
LTC6953具有11个输出并支持JESD204B/JESD204C协议的超低抖动、4.5GHz时钟分配器技术手册
LTC6953 是一款高性能、超低抖动的 JESD204B/JESD204C 时钟分配 IC。LTC6953 的 11 个输出可配置为最多 5 个 JESD204B/JESD204
AD9680 JESD204B接口的不稳定会导致较大的电流波动，怎么解决？
AD采集芯片为AD9680-1000，时钟芯片为AD9528。当 AD 采样时钟为 500MHz 时，jesd204B （串行线速 = 5 Gbps） 稳定。但是，当 AD 采样时钟为 800MHz
发表于 04-15 06:43
使用jesd204b IP核时,无法完成综合,找不到jesd204_0.v
/Theonesssssssss/Documents/VivadoData/project_1/project_1.srcs/sources_1/new/jesd204b_base.v\":159]
* [Synth
发表于 03-12 22:21
JESD204B有专用于ADC/DAC和FPGA或ASIC的接口吗？
请问各位大侠：JESD204B专用于ADC/DAC和FPGA或ASIC的接口吗，该接口同Rapid/PCIe的物理层Serdes接口有何区别，谢谢！
发表于 02-08 09:10
JESD204B使用说明
能力更强，布线数量更少。 本篇的内容基于jesd204b接口的ADC和FPGA的硬件板卡，通过调用jesd204b ip核来一步步在FPGA内部实现高速ADC数据采集，jesd204b
Altera JESD204B IP核和TI DAC37J84硬件检查报告
电子发烧友网站提供《Altera JESD204B IP核和TI DAC37J84硬件检查报告.pdf》资料免费下载
发表于 12-10 14:53
•0次下载
工商网监
评论