JESD204B接口中的眼图测量方法
该视频将为观众介绍JESD204B接口中的眼图测量。JESD204是一种连接数据转换器（ADC和DAC）和逻辑器件的高速串行接口，该标准的 B 修订版支持高达 12.5 Gbps串行数据速率，并可确保 JESD204 链路具有可重复的确定性延迟。随着转换器的速度和分辨率不断提升，JESD204B接口在ADI高速转换器和集成RF收发器中也变得更为常见。此外，FPGA和ASIC中灵活的串行器/解串器(SERDES)设计正逐步取代连接转换器的传统并行LVDS/CMOS接口，并用来实现 JESD204B物理层。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
收发器
+关注
关注
10文章
3846浏览量
111569 -
测量
+关注
关注
10文章
5772浏览量
117090 -
数据转换器
+关注
关注
1文章
402浏览量
30807
发布评论请先 登录
相关推荐
热点推荐
AD9671：高性能JESD204B八通道超声AFE的卓越之选
AD9671：高性能JESD204B八通道超声AFE的卓越之选 在医疗超声及无损检测等领域，对高性能模拟前端（AFE）的需求日益增长。ADI公司的AD9671作为一款JESD204B八通道超声AFE
AD9083：16通道、125 MHz带宽JESD204B模数转换器的全方位解析
AD9083：16通道、125 MHz带宽JESD204B模数转换器的全方位解析 在电子设计领域，模数转换器（ADC）的性能直接影响着整个系统的精度和效率。AD9083作为一款16通道、125
AD9094：8位、1 GSPS、JESD204B四通道ADC的深度解析
AD9094：8位、1 GSPS、JESD204B四通道ADC的深度解析 在电子设计领域，ADC（模拟 - 数字转换器）一直是信号处理系统中的关键组件。今天，我们来深入探讨Analog
AD9528：高性能JESD204B/JESD204C时钟发生器的深度解析
AD9528：高性能JESD204B/JESD204C时钟发生器的深度解析 在电子设计领域，时钟发生器对于系统的稳定运行起着至关重要的作用。今天，我们就来深入探讨一款功能强大的时钟发生器
技术文章|高速DAC JESD204接口接收机物理层压力测试（下）
，为大家详细介绍了高速串行JESD204B/C/D标准、高速DAC接收机（RX）面临的物理层测试挑战等内容，并结合SL3000系列误码仪的技术指标、功能指标等给出针
技术文章|高速DAC JESD204接口接收机物理层压力测试（上）
随着无线通信向5G/6G演进以及雷达系统向宽带多模发展，高速数模转换器（DAC）的采样率已突破GSPS量级，数据接口从传统的并行LVDS全面转向高速串行JESD204B/C/D标准。在雷达，电子侦察
LMK04828 超低噪声JESD204B兼容时钟抖动清除器技术手册
LMK0482x 系列是业界性能最高的时钟调节器，支持 JEDEC JESD204B。
PLL2 的 14 个时钟输出可配置为使用器件和 SYSREF 时钟驱动 7 个 JESD204B
LMK0482x系列超低噪声JESD204B兼容时钟抖动清除器技术文档总结
LMK0482x 系列是业界性能最高的时钟调节器，支持 JEDEC JESD204B。
PLL2 的 14 个时钟输出可配置为使用器件和 SYSREF 时钟驱动 7 个 JESD204B
LMK04610 超低噪声和低功耗 JESD204B 兼容时钟抖动清除器技术手册
LMK0461x 器件系列是业界性能最高、功耗最低的抖动清除器，支持 JESD204B。
LMK04616 超低噪声低功耗JESD204B兼容时钟抖动清除器总结
LMK0461x 器件系列是业界性能最高、功耗最低的抖动清除器，支持 JESD204B。16 个时钟输出可配置为使用器件和 SYSREF 时钟驱动 8 个 JESD204B 转换器或其他逻辑器件。第 17 个输出可配置为提供来自 PLL2 的信号或来自外部 VCXO 的副
LMK04828-EP 超低噪声JESD204B兼容时钟抖动清除器总结
LMK04828-EP 器件是业界性能最高的时钟调理器，支持 JESD204B。
PLL2的14个时钟输出可配置为使用器件和SYSREF时钟驱动7个JESD204B转换器或其他逻辑器件
LMK04832 超低噪声、3.2 GHz、15 输出、JESD204B 时钟抖动清除器技术手册
该LMK04832是一款超高性能时钟调节器，支持 JEDEC JESD204B，还与 LMK0482x 系列器件引脚兼容。
PLL2的14个时钟输出可配置为使用器件和SYSREF时钟驱动7个
LMK04368-EP 超低噪声JESD204B/C双环路时钟抖动清除器总结
LMK04368-EP 是一款高性能时钟调节器，支持 JEDEC JESD204B/C，适用于太空应用。
PLL2 的 14 个时钟输出可配置为使用器件和 SYSREF 时钟驱动 7 个
JEDSD204B标准verilog实现-协议演进
年发布）
发布时间
2006年（JEDEC标准JESD204）
2008年（JEDEC标准JESD204A）
2011年（JEDEC标准JESD204B）
核心定位
定义首个串行化数据转换器接
发表于 09-05 21:18
评论