深入解析NCP51560：高性能隔离双通道栅极驱动器

在电子设计领域，栅极驱动器是驱动功率MOSFET和SiC MOSFET等功率开关的关键组件。今天，我们要深入探讨安森美（onsemi）的NCP51560，一款具有卓越性能的5 kVrms 4.5-A/9-A隔离双通道栅极驱动器。

文件下载：NCP51560-D.PDF

产品概述

NCP51560专为快速开关设计，能够驱动功率MOSFET和SiC MOSFET功率开关。它具备4.5-A的源峰值电流和9-A的灌峰值电流，拥有短且匹配的传播延迟。其内部提供5 kVrms的输入到每个输出的独立电隔离，以及两个输出驱动器之间的内部功能隔离，允许高达1500 VDC的工作电压。该驱动器可用于双低侧、双高侧开关或半桥驱动器的任何可能配置，并具有可编程死区时间。

产品特性

灵活性高

可作为双低侧、双高侧或半桥栅极驱动器使用，适应多种应用场景。

强大的输出电流能力

具有4.5 A的峰值源电流和9 A的峰值灌电流，能够满足不同功率开关的驱动需求。

独立的欠压锁定保护

为两个输出驱动器提供独立的欠压锁定（UVLO）保护，增强了系统的可靠性。

宽输出电源电压范围

输出电源电压范围为6.5 V至30 V，针对MOSFET和SiC MOSFET分别提供不同的UVLO阈值。

高共模瞬态抗扰度

CMTI > 200 V/ns，能够有效抵抗共模瞬态干扰。

用户可编程功能

支持用户可编程输入逻辑、禁用模式和死区时间，提高了设计的灵活性。

隔离与安全认证

具备5 kVrms的1分钟隔离（符合UL1577要求）和8000 VPK的加强隔离电压（符合VDE0884 - 11要求），并获得CQC和SGS FIMO认证。

无铅器件

符合环保要求。

典型应用

NCP51560适用于多种应用场景，包括电机驱动、DC - DC和AC - DC电源中的隔离转换器，以及服务器、电信和工业基础设施等领域。

引脚与功能

引脚分配

NCP51560采用SOIC - 16 WB封装，各引脚具有特定的功能：

• 输入引脚：INA和INB为通道A和B的逻辑输入引脚，内部有下拉电阻连接到GND；ENA/DIS用于控制两个输出通道的启用或禁用；DT为可编程死区时间输入引脚。
• 电源引脚：VDD为输入侧电源电压；VCCA和VCCB分别为通道A和B的输出侧电源电压；VSSA和VSSB为通道A和B的接地引脚。
• 输出引脚：OUTA和OUTB为通道A和B的输出引脚。

功能表

通过功能表可以清晰了解输入信号与输出信号之间的逻辑关系，以及不同工作模式下的输出状态。

电气特性

电源部分

• 输入侧电源：VDD静态电流在不同输入条件下有所不同，工作电流在特定频率和负载条件下也有相应的取值范围。同时，VDD具有欠压锁定正、负阈值和滞回特性。
• 输出侧电源：VCCA和VCCB的静态电流和工作电流也有明确的参数，不同UVLO版本的欠压锁定阈值和滞回特性各不相同。

逻辑输入部分

INA和INB的高、低电平输入电压以及输入逻辑滞回等参数都有具体规定，同时针对ENABLE和DISABLE版本分别定义了相应的逻辑阈值和滞回。

死区时间和重叠部分

死区时间可以通过DT引脚进行编程控制，不同电阻值下的死区时间和死区时间失配都有明确的参数。

栅极驱动部分

OUTA和OUTB的源峰值电流和灌峰值电流，以及高、低状态下的输出电阻和输出电压都有详细的电气特性参数。

动态电气特性

包括导通和关断传播延迟、脉冲宽度失真、通道间传播延迟失配、电源上电延迟、上升和下降时间等参数，这些参数对于评估驱动器的动态性能至关重要。

保护功能

欠压锁定保护

NCP51560为VDD和VCCA、VCCB提供欠压锁定（UVLO）保护功能。当电源电压低于指定的UVLO阈值时，栅极驱动器输出将被禁用。不同的UVLO版本有不同的阈值电压，并且UVLO保护具有滞回特性，以提高对短时间电压下降的抗干扰能力。

交叉传导保护

在半桥类型的死区时间控制模式下，能够防止高、低侧开关同时导通，避免交叉传导现象的发生。同时，通过将DT引脚拉到VDD，可以允许高、低侧开关同时导通，提供了更大的拓扑灵活性。

应用信息

电源供应建议

在开关导通时，输出到栅极的电流来自VCCA和VCCB电源引脚。因此，建议在VCCA和VCCB引脚处使用至少为栅极电容10倍且不小于100 nF的旁路电容，并尽可能靠近器件放置，以实现去耦。推荐使用两个电容，一个100 nF的陶瓷表面贴装电容靠近器件引脚，另一个几微法的表面贴装电容与之并联。

输入级设计

NCP51560的输入信号引脚（INA、INB和ENA/DIS）基于TTL兼容的输入阈值逻辑，与VDD电源电压无关。输入信号引脚的阻抗典型值为200 kΩ，INA和INB引脚下拉到GND，ENA/DIS引脚在ENABLE版本上拉到VDD，在DISABLE版本下拉到GND。为了提高噪声免疫力，建议在不使用ENA/DIS引脚时将其连接到VDD或GND。同时，推荐在输入信号引脚上添加RC滤波器，以减少系统噪声和地弹的影响，但需要注意在良好的噪声免疫力和传播延迟之间进行权衡。

输出级设计

NCP51560的输出驱动级具有上拉和下拉结构。上拉结构由PMOS级组成，确保能够拉到VCC轨；下拉结构由NMOS器件组成。输出阻抗能够在25°C时提供约+4.5 A和 - 9 A的峰值电流，在125°C时的最小灌和源峰值电流分别为 - 7 A和 + 2.6 A。

驱动电流能力考虑

在设计中，需要确保峰值源和灌电流能力大于平均电流。可以根据所需的栅极电荷和开关时间来计算所需的驱动电流额定值，以保证驱动器能够满足开关的要求。

栅极电阻考虑

栅极电阻的大小需要综合考虑，一方面它可以减少寄生电感和电容引起的振铃电压，但另一方面会限制栅极驱动器输出的电流能力。可以通过相关公式计算由栅极电阻引起的电流能力限制值。

输出级负偏置应用

对于SiC MOSFET的应用，需要考虑其独特的工作特性。栅极驱动器需要能够提供+20 V和 - 2 V至 - 5 V的负偏置，同时具有最小的输出阻抗和高电流能力。通过应用负偏置可以提高SiC MOSFET的噪声容限，抑制其意外导通。文中介绍了两种实现负栅极驱动偏置的方法，一种是使用两个隔离偏置电源，另一种是在隔离电源上使用齐纳二极管。

PCB布局指南

元件放置

• 尽量缩短输入/输出走线，减少寄生电感和电容的影响，避免使用过孔以保持低信号路径电感。
• 电源旁路电容和栅极电阻应尽可能靠近栅极驱动器放置，以提高去耦效果。
• 栅极驱动器应尽可能靠近开关器件，以减少走线电感，避免输出振铃。

接地考虑

在高速信号层下方设置实心接地平面，在VSSA和VSSB引脚旁边设置实心接地平面，并使用多个VSSA和VSSB过孔，以减少寄生电感，降低输出信号的振铃。

高压考虑

为确保初级和次级侧之间的隔离性能，避免在驱动器器件下方放置任何PCB走线或铜箔。建议在PCB上进行切口处理，以防止可能影响NCP51560隔离性能的污染。

总结

NCP51560是一款功能强大、性能卓越的隔离双通道栅极驱动器，具有高灵活性、强大的输出电流能力、多种保护功能和用户可编程特性。在电机驱动、电源转换等领域具有广泛的应用前景。在设计过程中，需要充分考虑其电气特性、保护功能和应用信息，合理进行PCB布局，以确保系统的可靠性和性能。电子工程师们在实际应用中，可以根据具体需求对NCP51560进行灵活配置，发挥其最大优势。你在使用类似栅极驱动器的过程中遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。