深入解析 onsemi NCP51561：高性能隔离式双通道栅极驱动器

在电子设计领域，栅极驱动器是驱动功率 MOSFET 和 SiC MOSFET 等功率开关的关键组件。onsemi 的 NCP51561 隔离式双通道栅极驱动器凭借其出色的性能和丰富的功能，在众多应用中脱颖而出。本文将深入剖析 NCP51561 的特点、电气特性、保护功能以及应用注意事项，为电子工程师在实际设计中提供有价值的参考。

文件下载：onsemi NCP51561 5kVRMS隔离式双通道栅极驱动器.pdf

产品概述

NCP51561 是一款具有 4.5 - A/9 - A 源极和漏极峰值电流的隔离式双通道栅极驱动器，专为快速开关驱动功率 MOSFET 和 SiC MOSFET 功率开关而设计。它具有短且匹配的传播延迟，能够实现高效的功率转换。该驱动器提供 5 kVrms 的内部电流隔离，输入与每个输出之间以及两个输出驱动器之间具有内部功能隔离，允许高达 1500 VDC 的工作电压。此外，它还支持多种配置，如两个低端开关、两个高端开关或半桥驱动器，并具有可编程死区时间功能。

产品特点

强大的输出能力

• 具备 4.5 A 峰值源极电流和 9 A 峰值漏极电流输出能力，能够满足高功率应用的需求。

  灵活的配置选项

• 支持双低端、双高端或半桥栅极驱动器配置，适用于各种不同的电路设计。

  独立的 UVLO 保护

• 两个输出驱动器均具有独立的欠压锁定（UVLO）保护功能，可有效防止在电源电压过低时驱动器误操作。

  宽输出电源电压范围

• 输出电源电压范围为 6.5 V 至 30 V，针对 MOSFET 和 SiC 器件分别提供 5 - V、8 - V、13 - V 和 17 - V 的 UVLO 阈值，增强了驱动器的兼容性。

  高共模瞬态抗扰度

• 共模瞬态抗扰度（CMTI）> 200 V/ns，能够有效抵抗共模干扰，保证驱动器在复杂电磁环境下的稳定工作。

  低传播延迟和匹配误差

• 典型传播延迟为 36 ns，每通道最大延迟匹配误差为 ±5 ns，最大脉冲宽度失真为 ±5 ns，确保了信号的准确传输和同步。

  用户可编程功能

• 支持用户可编程输入逻辑、单输入或双输入模式、使能或禁用模式以及可编程死区时间，满足不同用户的个性化需求。

  高隔离和安全性

• 提供 5 kVRMS 一分钟的隔离（符合 UL1577 要求），输出通道之间的峰值差分电压为 1500 V，增强隔离电压为 8000 VPK（符合 VDE0884 - 11 要求），并获得 CQC 认证（符合 GB4943.1 - 2011）和 SGS FIMO 认证（符合 IEC 62386 - 1），确保了产品的安全性和可靠性。

电气特性

电源部分

• 输入侧电源（VDD）：静态电流在不同输入条件下有所变化，工作电流在 500 KHz、50% 占空比、COUT = 100pF 时为 5.0 - 9.0 mA。VDD 电源欠压锁定阈值具有正、负向阈值和迟滞特性。
• 输出侧电源（VCCA 和 VCCB）：每个通道的静态电流和工作电流也有相应的规格，不同 UVLO 版本的 VCCA 和 VCCB 欠压锁定阈值不同，且具有迟滞和去抖时间。

  逻辑输入部分

• 高、低电平输入电压具有明确的阈值，输入逻辑迟滞为 0.5 V，不同版本的使能或禁用逻辑也有相应的阈值和迟滞。

  死区时间和重叠部分

• 最小死区时间在 DT 引脚悬空时为 0 - 29 ns，死区时间可通过外部电阻 RDT 进行调整，不同 RDT 值对应不同的死区时间，且存在死区时间失配。当 DT 引脚拉至 VDD 时，允许输出重叠，此时有相应的阈值电压。

  栅极驱动部分

• OUTA 和 OUTB 的源极和漏极峰值电流分别为 4.5 A 和 9.0 A，高、低状态输出电阻和输出电压也有具体规格。

  动态电气特性

• 导通和关断传播延迟在不同电源电压和负载条件下有相应的典型值和范围，脉冲宽度失真、通道间传播延迟失配、上升和下降时间以及使能或禁用到输出的传播延迟等参数也都有明确的规格。此外，还规定了最小输入脉冲宽度、ANB 引脚的毛刺滤波时间和共模瞬态抗扰度。

保护功能

欠压锁定保护（UVLO）

• NCP51561 为输入侧的 VDD 和输出侧的 VCCA、VCCB 提供了欠压锁定保护功能。当电源电压低于指定的欠压锁定阈值时，驱动器将被锁定，防止在低电压下工作导致的不稳定或损坏。不同 UVLO 版本的阈值不同，且具有迟滞特性，以提供对短时间电压下降的免疫力。

  交叉导通保护

• 通过可编程死区时间控制功能，可有效防止高、低端开关同时导通，避免交叉导通现象的发生。当 DT 引脚处于不同状态时，可实现不同的死区时间控制模式，如禁止交叉导通、根据外部电阻调整死区时间或允许输出重叠等。

应用注意事项

电源供应

• 在开关导通期间，栅极的输出电流来自 VCCA 和 VCCB 电源引脚。因此，VCCA 和 VCCB 引脚应使用至少为栅极电容十倍、不小于 100 nF 的电容进行旁路，并尽可能靠近器件放置，以实现去耦。推荐使用一个 100 nF 的陶瓷贴片电容靠近器件引脚，再并联一个几微法的贴片电容。

  输入级

• NCP51561 的输入信号引脚（INA、INB、ANB 和 ENA/DIS）基于 TTL 兼容输入阈值逻辑，与 VDD 电源电压无关。逻辑电平兼容输入的高、低阈值分别为 1.6 V 和 1.1 V。为了提高噪声免疫力，建议将未使用的输入引脚（如 INA、INB 和 ANB）连接到 GND。对于 ENA/DIS 引脚，在使能版本中应连接到 VDD，在禁用版本中应连接到 GND。此外，可在输入信号引脚添加 RC 滤波器以减少系统噪声和地弹的影响，但需注意在良好的噪声免疫力和传播延迟之间进行权衡。

  输出级

• 输出驱动器级采用上拉和下拉结构，上拉结构由 PMOS 级组成，确保能够拉到 VCC 轨；下拉结构由 NMOS 器件组成。在 25°C 时，上拉和下拉开关的输出阻抗能够提供约 +4.5 A 和 -9 A 的峰值电流，在 125°C 时，最小漏极和源极峰值电流分别为 -7 A 和 +2.6 A。

  驱动电流能力考虑

• 峰值源极和漏极电流能力应大于平均电流。可根据所需的栅极电荷和开关时间计算所需的驱动器电流额定值，以确保驱动器能够满足应用的需求。

  栅极电阻考虑

• 栅极电阻的大小应适当，以减少寄生电感和电容引起的振铃电压，但同时也会限制栅极驱动器输出的电流能力。可通过相应的公式计算由开启和关闭栅极电阻引起的受限电流能力值。

  负偏置应用

• 对于 SiC MOSFET 应用，为了抑制栅极 - 源极驱动电压的振铃，可在栅极驱动上施加负偏置。文中介绍了两种实现负偏置的方法：使用两个隔离偏置电源和使用单个隔离偏置电源并搭配齐纳二极管。使用齐纳二极管的方法简单，但存在稳态功耗问题，因此在选择 RZx 值时需谨慎，推荐值在几 k 范围内。

实验结果与 PCB 布局指南

实验结果

• 通过实验验证了使用齐纳二极管在单个隔离电源上实现负偏置的 NCP51561 用于 SiC MOSFET 栅极驱动应用的可行性，实验波形显示能够实现 +15 V 和 -5.1 V 的驱动电源。

  PCB 布局指南

• 在进行 PCB 布局时，应尽量缩短输入/输出走线，减少寄生电感和电容的影响，避免使用过孔以保持低信号路径电感。电源旁路电容和栅极电阻应尽可能靠近栅极驱动器放置，栅极驱动器应靠近开关器件，以降低走线电感并避免输出振铃。同时，应在高速信号层下方设置实心接地平面，在 VSSA 和 VSSB 引脚旁边设置实心接地平面，并使用多个过孔以减少寄生电感和输出信号的振铃。为确保初级和次级侧之间的隔离性能，应避免在驱动器器件下方放置任何 PCB 走线或铜箔，可采用 PCB 切口来避免可能影响隔离性能的污染。

总结

NCP51561 隔离式双通道栅极驱动器以其强大的输出能力、灵活的配置选项、丰富的保护功能和良好的电气特性，为电子工程师在功率转换应用中提供了一个可靠的解决方案。在实际设计中，工程师需要根据具体的应用需求，合理选择器件参数，并注意电源供应、输入输出级设计、驱动电流能力和栅极电阻等方面的考虑，同时遵循 PCB 布局指南，以确保设计的稳定性和可靠性。希望本文能够帮助电子工程师更好地理解和应用 NCP51561 驱动器，在实际项目中取得更好的效果。你在使用 NCP51561 或类似栅极驱动器时遇到过哪些问题？又是如何解决的呢？欢迎在评论区分享你的经验和见解。