台积电公布最新路线图：A12、A13、N2U工艺技术发布

台积电周三展示了最新一代的芯片制造关键技术，并预期能在不使用阿斯麦昂贵新设备的情况下，制造出体积更小、速度更快、效能更高的芯片。

根据台积电公布的了截至2029年的通用制造技术路线图。此次的重点包括：1.2nm和1.3nm级制程（分别命名为A12和A13）、对N2家族的意外延伸N2U，以及在2029年前不计划采用阿斯麦（ASML）最新、也极为昂贵的高数值孔径极紫外光刻设备（High-NA EUV）。

台积电副联席首席运营官Kevin Zhang直言，新一代光刻机“非常非常贵”，单价超过4.1亿美元，约为旧款设备的两倍。台积电将继续挖掘现有EUV技术的潜力，并通过积极的研发路线图实现性能突破。他强调，这本身就是台积电的核心优势。

这一策略可能给阿斯麦的业务带来挑战。阿斯麦原本预计其高数值孔径光刻机将在2027-2028年进入大规模量产，并助力公司在2030年实现600亿欧元的营收。

新技术亮点：从制程微缩到先进封装

台积电的路线图包括1.2nm（A12）和1.3nm（A13）级制程，以及对N2家族的意外延伸——N2U工艺。其中，A13被描述为A14的缩小版，在保持设计规则不变的情况下面积缩小6%，主要面向AI芯片。N2U预计2028年推出，相比N2P工艺可提升3%-4%速度或降低8%-10%功耗，适用于手机、笔记本电脑及AI芯片，成本效益更优。

不过，台积电也意识到，仅靠制程微缩带来的性能提升已有限。因此，公司展示了将复杂AI芯片拼接在一起的新技术计划。目前，英伟达的Vera Rubin产品已包含两颗大型计算芯片和八组HBM内存堆叠；而到2028年，台积电将具备拼接十颗大型芯片和二十组内存堆叠的能力，从而大幅提升系统性能。

挑战犹存

咨询公司More Than Moore首席分析师指出，大型芯片封装可能面临弯曲和破裂的风险——这也是英伟达Rubin AI处理器曾遇到的问题。台积电尚未就此给出具体解决方案。

总体而言，台积电正通过优化现有工艺与先进封装两条腿走路，在控制成本的同时，延续芯片性能的提升之路。

审核编辑 黄宇