MAX5883：高性能12位200Msps DAC的详细解析

在电子设计领域，数模转换器（DAC）是连接数字世界和模拟世界的关键桥梁。MAX5883作为一款先进的12位、200Msps数字 - 模拟转换器，能满足无线基站和其他通信应用中信号合成的高性能需求。下面我们就来深入了解一下这款DAC。

文件下载：MAX5883.pdf

一、概述

MAX5883采用单3.3V电源供电，具有出色的动态性能。例如在输出频率 (f_{out}=10MHz) 时，无杂散动态范围（SFDR）可达77dBc。它支持200Msps的更新速率，功耗低于200mW。该DAC采用电流舵架构，满量程输出电流范围为2mA至20mA，差分输出电压摆幅在0.1VP - P至1VP - P之间。

二、关键特性

2.1 高速输出

具备200Msps的输出更新速率，能够满足高速信号处理的需求。

2.2 电源与性能

• 单3.3V电源供电，降低了电源设计的复杂度。
• 优秀的SFDR和互调失真（IMD）性能，在 (f_{OUT}=10MHz) 时SFDR可达77dBc。

  2.3 输出电流与接口

• 满量程输出电流范围为2mA至20mA，可灵活适应不同的负载需求。
• 数字和时钟输入为CMOS兼容电压电平，方便与其他数字电路集成。

  2.4 参考与功耗

• 片上集成1.2V带隙基准，确保高精度和低噪声性能。
• 低功耗设计，有利于降低系统整体功耗。

  2.5 封装形式

  采用48引脚QFN - EP封装，适用于扩展工业温度范围（ - 40°C至 + 85°C）。

三、电气特性

3.1 静态性能

• 分辨率：12位，能够提供较高的转换精度。
• 积分非线性（INL）：差分测量时为±0.3 LSB。
• 差分非线性（DNL）：差分测量时为±0.2 LSB。
• 失调误差（OS）：范围在 - 0.025%FS至 + 0.025%FS之间。
• 失调漂移：±50 ppm/°C。
• 满量程增益误差（GE FS）：外部参考且 (T_{A}≥ + 25°C) 时，范围为 - 3.5%FS至 + 1.3%FS。
• 增益漂移：内部参考时为±100 ppm/°C，外部参考时为±50 ppm/°C。
• 满量程输出电流（I OUT）：范围为2mA至20mA。
• 最小输出电压：单端输出时为 - 0.5V。
• 最大输出电压：单端输出时为1.1V。
• 输出电阻（R OUT）：1MΩ。
• 输出电容（C OUT）：5pF。

  3.2 动态性能

• 输出更新速率（f CLK）：范围为1Msps至200Msps。
• 噪声谱密度：在不同的时钟频率和输出频率下有不同的值，例如 (f{CLK}=100MHz) ， (f{OUT}=16MHz) ， - 12dB FS时为 - 150dB FS/Hz。
• 无杂散动态范围（SFDR）：在不同的时钟频率和输出频率下表现不同，如 (f{CLK}=100MHz) ， (f{OUT}=1MHz) ，0dB FS时为87dBc。
• 双音互调失真（TTIMD）：不同条件下有不同的值，例如 (f{CLK}=100MHz) ， (f{OUT1}=9MHz) ， - 6dB， (f_{OUT2}=10MHz) ， - 6dB时为 - 86dBc。
• 四音互调失真（FTIMD）： (f{CLK}=150MHz) ， (f{OUT}=32MHz) ， - 12dB FS时为 - 82dBc。
• 相邻信道泄漏功率比（ACLR）： (f{CLK}=184.32MHz) ， (f{OUT}=30.72MHz) 时为71dB。
• 输出带宽（BW - 1dB）：450MHz。

四、引脚描述

4.1 电源与地引脚

• AV DD、DV DD、VCLK：分别为模拟、数字和时钟电源引脚，电压范围为3.135V至3.465V，需用0.1µF电容旁路到最近的地。
• AGND、CLKGND、DGND：分别为模拟、时钟和数字地。

  4.2 时钟引脚

• CLKP、CLKN：转换器时钟输入，可由单端或差分时钟源驱动。

  4.3 数据引脚

• B0 - B11：12位数字输入数据引脚。

  4.4 控制引脚

• PD：电源关断输入，高电平使能电源关断模式。
• SEL0：模式选择输入，控制段混洗功能。
• XOR：异或输入引脚，可用于反转数字输入数据。

  4.5 参考与输出引脚

• REFIO：参考输入/输出引脚，可使用内部1.2V带隙基准或外部参考源。
• FSADJ、DACREF：用于设置满量程输出电流。
• IOUTP、IOUTN：差分电流输出引脚。

五、详细工作原理

5.1 架构

MAX5883由独立的输入和DAC寄存器以及电流舵电路组成。电流舵电路能够产生2mA至20mA的差分满量程电流，通过内部电流开关网络和外部50Ω终端电阻将差分输出电流转换为差分输出电压，峰 - 峰输出电压范围为0.1V至1V。

5.2 参考架构与操作

该DAC支持使用片上1.2V带隙基准或外部参考电压源。REFIO引脚可作为外部低阻抗参考源的输入，也可作为内部参考时的输出。内部参考电路采用控制放大器，用于调节DAC的满量程电流。

5.3 模拟输出

输出两个互补电流（IOUTP、IOUTN），可单端或差分配置。可通过负载电阻将输出电流转换为单端输出电压，也可使用变压器或差分放大器将差分电压转换为单端电压。

5.4 时钟输入

采用灵活的差分时钟输入（CLKP、CLKN），可由单端或差分时钟源驱动。输入电阻 > 5kΩ，内部偏置为VCLK/2，可直接交流耦合时钟源。

5.5 数据时序关系

具有1.25ns的保持时间、0.4ns的建立时间和1.8ns的传播延迟时间。CLKP/CLKN高低转换与IOUTP/IOUTN之间有3.5个时钟周期的延迟。

5.6 段混洗功能

通过SEL0引脚控制，可提高MAX5883在较高输出频率和幅度下的SFDR，但会略微增加噪声底。

5.7 XOR功能

XOR输入可对输入数据进行异或操作，用于解决可能的杂散或谐波失真问题。

5.8 电源关断操作

通过PD引脚控制，高电平使能电源关断模式，关断后功耗小于1mW，唤醒时间为10ms。

六、应用信息

6.1 差分耦合

可使用宽带射频变压器将IOUTP和IOUTN之间的差分电压转换为单端电压，优化动态性能。但需注意变压器的磁芯饱和特性，避免引入二次谐波失真。

6.2 相邻信道泄漏功率比（ACLR）测试

在CDMA和W - CDMA基站收发系统（BTS）中，ACLR是关键指标。MAX5883的ACLR性能需满足一定要求，测量时需注意信号的回退和频谱分析仪的误差。

6.3 接地、旁路和电源考虑

接地和电源去耦对MAX5883的性能影响很大。建议使用多层印刷电路板，将模拟和数字地分开，仅在一点连接。各电源输入需用0.1µF电容旁路，并在电源进入电路板处使用钽或电解电容去耦。

MAX5883以其高性能、灵活的配置和丰富的功能，在无线通信、数字信号合成等领域具有广泛的应用前景。电子工程师在设计时，需充分考虑其电气特性、引脚功能和应用要求，以实现最佳的系统性能。大家在使用MAX5883的过程中，有没有遇到过什么特别的问题呢？欢迎在评论区分享交流。