深入剖析STA2065：高性能信息娱乐应用处理器

在电子设备飞速发展的今天，一款优秀的应用处理器对于实现各种复杂功能起着至关重要的作用。今天，我们就来深入了解一下意法半导体（ST）推出的STA2065，一款高度集成的SOC应用处理器，它将主机功能与高性能嵌入式GPS完美结合，广泛应用于车辆主机、移动导航、远程信息处理、信息娱乐、高级音频和连接系统等领域。

文件下载：STA2065N.pdf

一、STA2065的核心特性

1. 强大的处理器与缓存

STA2065配备了ARM1176 533/624 MHz主机处理器，拥有32 KB指令缓存和32 KB数据缓存，还具备向量浮点单元，能够高效处理各种复杂任务。

2. 高性能嵌入式GPS子系统

• 卫星处理能力：具备并行采集引擎，可同时处理8颗GPS卫星或4颗伽利略卫星，拥有32个跟踪通道，能对视野内的所有卫星进行跟踪。
• 信号处理硬件：每个通道配备5个相关器，增强了在城市峡谷环境中的信号处理能力。采用多比特信号处理硬件和先进的电源管理技术，拥有独立的电源岛，支持动态核心频率缩放，还有512 - Byte嵌入式SRAM用于备份。

3. 丰富的系统基础设施

• 内存控制器：LP DDR/DDR2控制器支持16/32位数据，可寻址512 MB（333 MHz DDR2，200 MHz LPDDR）；静态内存控制器支持NAND/NOR、SRAM，还有一个32 KB的嵌入式SRAM存储库。
• 中断与DMA控制器：64通道向量中断控制器（VIC）和2个DMA控制器，每个DMA控制器有16个物理通道，支持32个DMA请求，还支持两个外部DMA请求。

4. 出色的显示与图形处理能力

• 显示控制：彩色LCD控制器支持STN、TFT或HR TFT面板，具备24位并行RGB接口，集成了触摸屏控制器和ADC。
• 图形加速：拥有3D高级图形加速功能，还具备视频输入端口（VIP）接口和JPEG基线配置文件解码器。

5. 高吞吐量接口

• USB接口：2个USB 2.0 OTG端口，集成了物理层。
• SD/MMC接口：3个SD/MMC接口，最高支持8位数据，且都可用于启动。

6. 音频接口与功能

• 音频端口：四个多通道串行端口（I2S/TDM）和SPDIF输入接口。
• 音频处理：C3硬件里德 - 所罗门解码器和采样率转换器，可实现高效的音频处理。

7. 标准接口

• 输入输出接口：四个16位输入捕获/输出比较接口、脉冲宽度光调制器（PWL）、四个自动波特率UART、三个I²C多主/从接口、两个同步串行端口（SSP，SPI）、智能卡接口和160个GPIO。
• CAN接口：汽车版本配备两个控制器区域网络（CAN）接口。

8. 可编程电压IO

支持1.8 V、2.5 V、3.3 V可编程电压IO，DDIO ON为1.8 ±10%V，VDD_ON为VDD，1.25 ±3%V。采用TFBGA 372 + 100 0.65 mm间距封装，封装在托盘里，环境温度范围为 - 40 / + 85 °C。

二、系统详细描述

1. MCU

ARM1176 - JZF先进精简指令集机器CPU，最高可达624 MHz（在Vdd大于或等于1.20 V且在工艺和温度最坏情况下）。

2. 嵌入式内存

嵌入式SRAM为8K x 32（32 KB），为数据存储提供了快速可靠的支持。

3. 系统功能

• 系统和复位控制器（SRC）：为子系统外部的时钟生成组件提供控制接口，同时控制全系统和外设特定的能量管理功能。
• PMU：控制SLEEP到DEEP - SLEEP模式的转换，控制Vdd和Vddio上的外部电压开关，监测外部电源，可强制SDRAM进入自刷新状态，并控制从DEEP - SLEEP模式唤醒。
• DMA：支持直接内存访问，可与DMA外设配合使用，每个DMA支持多达8个通道和32个请求，支持外设到外设和内存到内存的DMA传输。
• Vectored interrupt controller（VIC）：允许操作系统中断处理程序快速响应外设中断，调度中断服务程序。
• GPIOs：四个GPIO端口提供160个可编程输入或输出，可通过APB总线接口的软件模式或硬件控制接口的硬件模式进行控制。
• Real - time clock（RTC）：提供一秒分辨率的时钟，在系统不活动时保持时间，并可在达到编程的“警报”时间时唤醒系统，具备时钟微调功能，可补偿32.768 kHz晶体的漂移。
• Real - time timer（RTT）：可以关闭时钟，在深度睡眠期间降低always_on域的功耗，默认情况下时钟是启用的。
• Always_ON supply：“Always_ON”域有两个独立的电源，一个用于核心逻辑（VDDON），一个用于IO（VIOON）。VDDON在正常操作时等于VDD，在深度睡眠时可配置为低至1.0 ±10%V，以实现最低功耗。
• Enhanced function timer（EFT）：具备4个16位EFT定时器，每个定时器有一个16位自由运行计数器和7位预分频器，支持多达两个输入捕获/输出比较功能、脉冲计数器功能和可选择频率的PWM通道。
• Watchdog timer（WDT）：用于在软件故障时触发系统复位，保障系统的稳定性。

4. 内存接口

• Flexible static memory controller（FSMC）：支持多种类型的内存，包括ROM、静态RAM、NOR型闪存（非复用和复用）、NAND型闪存（SLC小或大页、MLC），并针对NAND型内存实现了基于Bose - Chaudhuri - Hocquenghem（BCH）码的硬件错误纠正功能。
• SD/MMC：三个SD/SDIO/MMC接口，最高支持52 MHz / 8位，可根据不同的时钟源生成不同的频率，符合MMC 4.4、SD 2.0/Part 1 - 物理层和SD 2.0/Part E1 - SDIO规范。
• DDR - SDRAM controller：支持LP DDR - SDRAM和DDR2，每个芯片选择最多支持1Gbit（或单个芯片选择支持2 Gbit），内存数据总线宽度可通过软件控制为16或32位。
• Smartcard interface：符合ISO7816 - 3标准，支持3.0V或1.8V类型的智能卡。

5. 音频/视频功能

• C3：由CD - ROM解码器块和数据过滤块组成，可对CD - ROM模式1和XA Form1的扇区进行解扰和错误纠正，支持从SPDIF或内存空间获取输入数据，并将输出数据返回内存，支持DMA请求。
• Sample rate converter（SaRaC）：提供全数字立体声异步采样率转换，使用自动数字比率锁定环，支持多种输入和输出采样率，内部可生成用于压缩音频解码的输入采样率。
• JPEG decoder：可执行基线DCT顺序解码，最高可达16Mpix/sec，支持JPEG压缩缩略图。
• Video input：具备视频输入端口（VIP），支持从外部设备抓取图像，支持并行CCIR - 656接口，最高可达80 MHz，可用于相机模式或直接存储外部传感器的原始数据。
• Smart graphics accelerator（SGA）：提供高效的2D和3D基本绘图工具，降低像素处理的MIPS和功耗。
• Color LCD controller（CLCD）：支持多种类型的LCD面板，包括单或双面板彩色和单色STN显示器以及彩色TFT或HR - TFT显示器，支持多种分辨率和颜色格式，还提供帧调制功能，可在12、16或18位（HR - ）TFT面板上提供增强的颜色显示。

6. 通信接口

• USB：嵌入两个USB2.0 OTG高速接口，支持480 Mbit/s高速信号速率、12 Mbit/s全速信号速率，支持会话请求协议（SRP）和主机协商协议（HNP），最多7个双向端点加控制端点0，最大FIFO尺寸为8192字节，支持动态FIFO分配。为降低系统成本，USB0内置USB 2.0 HIGH - SPEED / OTG PHY，USB1提供USB 2.0 FULL - SPEED PHY和标准ULPI接口，可连接外部SDR/DDR PHY，同时USB 2.0 PHY还支持复用方案，将USB D - 线用作USB D - 信号或UART接收数据信号，USB D + 线用作USB D + 信号或UART发送数据信号。
• UART：四个自动波特率UART，其中一个提供所有调制解调器控制/状态信号，是行业标准16C550 UART的增强版本。
• I²C：三个I²C接口，支持I²C标准修订版2.1（2000年1月）的物理和数据链路层，I²C总线是一种2线串行总线，可实现IC之间的低成本互连。
• MSP：四个多通道串行端口（MSP），是同步接收和发送串行接口。
• SSP：两个SSP，最高可达24Mbit/sec，用于与外部外设进行同步串行通信，支持SPI、MicroWire、T.I.和单向协议，可编程字长可达32位。
• SPDIF：以SPDIF为输入，提取SPDIF帧格式中加密的数据和其他通道信息，数据可通过DMA支持传输到内存或直接传输到C3解码器，支持多达2X数据流。
• AC97 controller：使SOC能够使用SOC AMBA互连控制外部AC97编解码器，采用专用音频DMA引擎，减少SOC处理器对音频数据的处理，支持AC97修订版2.3兼容的音频编解码器，外部接口支持一个外部AC97编解码器，具有6个输出（其中3个可为双倍速率音频）和3个输入通道。
• CAN：两个CAN模块，符合CAN规范V2.0 part B（主动），比特率可编程高达1 MBaud。

7. 特定功能

• GPS：集成了ST的专有GPS IP HPGPS_G2，是第二代高灵敏度基带，完全符合GPS和伽利略L1/E1信号规范，优化了在困难环境中的采集和跟踪灵敏度。基带接受来自其配套RF芯片STA5630的4MHz IF的3位信号，将其下变频到基带并馈送到采集引擎（最多同时处理8颗卫星）和跟踪通道（最多同时处理32颗卫星）。高度并行的相关器在时间和频率域中识别每个卫星信号，结果传递给跟踪通道，跟踪通道进行微调锁定并持续跟踪，为ARM CPU提供轨道数据和定时测量。ST提供的完整GPS软件库负责管理这些操作的硬件和处理各种复杂条件，该库还处理测量数据，维护卫星数据库并计算用户的位置、速度和时间（PVT）解决方案。PVT解决方案和其他有用数据可通过ST GPS库中的API提供给用户应用程序，该库运行在免版税的实时内核（OS20）上，也可移植到行业标准操作系统。在独立模式下，输出以标准NMEA消息格式生成。软件库还提供选项支持ST Self - Trained Assisted GPS（ST - AGPS），这是一种完整且可扩展的解决方案，可在无网络时通过自主星历预测辅助GPS启动，有网络时进行简单下载并在接下来的7天进行预测。GPS子系统基于ARM966处理器，由两个时钟驱动：MCLK（ARM966 CPU时钟）和RFCLK（16f₀或32f₀，来自RF芯片），MCLK由PLL2时钟分频得到，ARM966工作频率范围根据PLL2的不同运行频率而变化，GPS基带时钟由MCLK时钟分频得到，RFCLK是从RF前端芯片接收的时钟。
• Touchscreen controller/ADC：嵌入4线触摸屏控制器，具有活动窗口裁剪、运动跟踪功能，用于触摸屏时12位SAR ADC分辨率（带平均），测量过采样从2到8，最多128个坐标FIFO，可编程FIFO阈值，ADC最小转换时间为1 μs，还可支持4个额外的模拟输入用于辅助功能，如电池电压监测和附件控制。该ADC也可用于转换外部模拟信号，此时分辨率为10位。
• Multisupply IO ring：具有多电压IO，支持1.8V、2.5V或3.3V接口，分为多个环，每个环有不同的默认电压，“Always ON”环保持独立，由VIOON供电。
• Driving strength and slew rate programmability：IO驱动强度和转换速率可针对不同接口进行编程，以满足不同的应用需求。

三、系统特性介绍

1. 电源区域划分

• (V_{dd_on})：为RTC、PMU、SRC和备份RAM供电，即使设备处于DEEP - SLEEP模式也通常保持供电，该区域的静态功耗在最坏情况下低于20uA。
• (V{dd})：为整个芯片（除IO外）供电，在极低功耗状态下不施加该电压，施加时(V{ddon})和(V{dd})电压相同，两者之间的最大变化为10%。
• (V{ddio})：专门为IO供电，IO分为七个组，每组可独立供电，部分组在电源电压范围方面有特定约束，以满足特定标准的电气特性。还有一组IO称为(V{ddioon})，即使在STA2065的最低功耗状态下也必须始终供电，以实现唤醒功能，其他五个区域（也称为(V{ddiox})）在该状态下可以不供电。

2. 频率区域划分

STA2065设计有两个PLL，PLL1为ARM核心和内部总线生成时钟频率，PLL2为每个外设内核和外设接口生成时钟频率，每个外设的内部接口接收来自PLL1的时钟，然后使用来自PLL2的时钟工作，尽管使用了两个PLL，但只需要一个系统时钟输入或一个外部晶体（除RTC时钟（或晶体）外）。

3. 频率和功率范围

核心电压范围为1.25 ±4 %V，IO电压范围为1.8 ±10 %V、2.5 ± 10 %V和3.3 ± 10 %V。文档中给出了一些NORMAL模式下的功率使用案例，旨在最大化DRAM接口的数据吞吐量，同时匹配当前可用的DRAM速度等级，但也可以将ARM核心、内部总线和DDR编程为运行在表中未提及的不同速度。ARM总线时钟和总线时钟来自相同的公共源（PLL1的VCO），但彼此异步，DDR频率可以相同（同步）或通过不同的预分频（1、2、3、4、5、6、8、9或10）从PLL1或PLL2的VCO导出（异步配置）。STA2065嵌入了完整的GPS子系统，该子系统在频率方面有特定约束，以保证目标GPS规格。在最低功耗状态下，只有(V_{ddon})供电，目标电流消耗为20 μA，此时时钟停止运行，电流泄漏主要来自备份内存，该20 μA电流限制需在工艺最佳（泄漏最坏情况）、(V{dd_on}) 1.3V（1.25V加4%公差）和结温50°C的条件下考虑。

4. 电源状态

• OFF：(V_{ddon})和(V{dd})均不施加，备份RAM中的所有数据丢失，SDRAM中无数据保留。
• NORMAL：每个外设以其标称速度运行，可关闭所有未使用的外设（外设内核时钟门控）。
• SLOW：PLL1旁路，ARM和总线以晶体时钟运行，PLL2以其标称速度运行，PLL1可选择进入掉电状态。
• DOZE：类似于SLOW模式，ARM以19 MHz或32 kHz运行。
• STANDBY：PLL以其标称速度运行，时钟门控，ARM处于WFI（等待中断）状态。
• DEEP - SLEEP：(V{dd})断电，(V{ddon})供电（RTC、少数GPIOs、备份RAM）并以32 kHz时钟运行，使唤醒成为可能，上下文保存在外部SDRAM的自刷新模式中，只有(V{ddio_on})区域必须供电。
• SLEEP：类似于DEEP - SLEEP模式，不同之处在于(V{dd})和(V{ddio})也施加，所有PLL关闭（PLL2可选）。
• BACKUP：类似于DEEP - SLEEP，不同之处在于上下文不保存到外部SDRAM，从BACKUP进入任何电源状态时，ARM核心将在电源复位释放后2ms执行第一条代码指令。

5. 系统唤醒和掉电