STA2064：高度集成的信息娱乐应用处理器

在当今的电子设备领域，高性能、低功耗且功能丰富的处理器是推动各类应用发展的核心力量。STA2064作为一款高度集成的SOC应用处理器，融合了主机功能与高性能嵌入式GPS，为车辆主机、移动导航、远程信息处理、信息娱乐、高级音频和连接系统等应用提供了强大的支持。下面我们就来详细了解一下这款处理器。

文件下载：STA2064N.pdf

一、STA2064概述

STA2064是一款高度集成的SOC应用处理器，将主机功能与高性能嵌入式GPS相结合。它主要面向车辆主机、移动导航（PND）、远程信息处理、信息娱乐、高级音频和连接系统等应用，为构建经济高效的解决方案提供了所有必要元素。

二、系统描述

1. MCU

采用ARM1176 - JZF高级RISC机器CPU，最高可达533 MHz（在Vdd大于或等于1.20 V且在工艺和温度最坏情况下）。这种高性能的CPU能够满足复杂应用的处理需求，比如车辆导航系统中的地图渲染、路径规划等任务。

2. 嵌入式内存

嵌入式SRAM（eSRAM）为8K x 32（32 KB），可以为系统提供快速的数据存储和读取，有助于提高系统的响应速度。

3. 系统功能

• 系统和复位控制器（SRC）：为子系统外部的时钟生成组件提供控制接口，同时控制全系统和外设特定的能源管理功能。这使得系统能够根据不同的工作状态合理分配能源，提高能源利用效率。
• PMU：电源管理模块控制从SLEEP到DEEP - SLEEP模式的转换，控制Vdd和Vddio上的外部电压开关，监控外部电源供应，可强制SDRAM进入自刷新状态，并控制从DEEP - SLEEP模式唤醒。通过精确的电源管理，能够有效降低系统功耗。
• DMA：支持直接内存访问，可与DMA外设配合使用。FIFO填充/清空请求可由DMA控制器立即处理，无需CPU干预，还支持外设到外设和内存到内存的DMA。STA2064具有两个DMA引擎，每个DMA支持多达8个通道和多达32个请求，大大提高了数据传输效率。
• Vectored interrupt controller（VIC）：允许OS中断处理程序快速响应外设中断，调度中断服务程序，提高系统的实时响应能力。
• GPIOs：四个GPIO端口提供65个可编程输入或输出，可通过APB总线接口的软件模式或硬件控制接口的硬件模式进行控制，方便与外部设备进行交互。
• Real - time clock（RTC）：提供一秒分辨率的时钟，在系统不活动时保持时间，并可在达到编程的“闹钟”时间时唤醒系统。它还具有时钟微调功能，以补偿32.768 kHz晶体的漂移。
• Real - time timer（RTT）：可以关闭时钟，在深度睡眠期间减少always_on域的消耗，默认情况下时钟是启用的。
• Always_ON supply：“AlwaysON”域保留两个独立的电源，一个用于核心逻辑（(V{DDON})），一个用于IO（(VIOON)）。在正常操作期间，(V{DDON})电源等于(V{DD})，但为了达到最低功耗，在设备处于深度睡眠时可配置低至1.0 ±10%V。
• Enhanced function timer（EFT）：STA2064具有4个16位EFT，每个EFT定时器都有一个16位自由运行计数器和7位预分频器，最多具有两个输入捕获/输出比较功能、一个脉冲计数器功能和一个具有可选频率的PWM通道。
• Watchdog timer（WDT）：用于在软件故障时触发系统复位，保障系统的稳定性。

4. 内存接口

• SD/MMC：具有两个SD/SDIO/MMC接口，一个最高支持8位数据，另一个最高支持4位数据，最高频率可达52 MHz。支持多种时钟配置，并且符合MMC 4.4、SD 2.0/Part 1 - Physical Layer和SD 2.0/Part E1 - SDIO Specification等标准，方便与外部存储设备连接。
• DDR - SDRAM控制器：设计用于支持每个芯片选择高达1Gbit（或单个芯片选择高达2 Gbit）的LP DDR - SDRAM和DDR2。内存数据总线在软件控制下可为16或32位宽，同样的配置也适用于DDR2类型的内存，每个芯片选择有两个16位设备。

5. 音频/视频功能

• C3：由CD - ROM解码器块和数据过滤块组成，负责执行扇区解扰和纠错，支持从SPDIF或内存空间获取输入数据，并将输出数据返回内存，支持DMA请求。
• Sample rate converter（SaRaC）：提供全数字立体声异步采样率转换，使用自动数字比率锁定环。具有高达20位输入和22位输出采样大小、DMA优化的16位立体声采样接口，支持多种输入和输出采样率，还可内部生成输入采样率用于压缩音频解码。
• JPEG解码器：执行基线DCT顺序解码，最高可达16Mpix/sec，支持JPEG压缩缩略图，满足图像解码需求。
• Smart graphic accelerator（SGA）：提供高效的2D和3D原始绘图工具，降低像素处理的MIPS和功耗。
• Color LCD controller（CLCD）：驱动LCD面板，支持单面板或双面板彩色和单色STN显示器以及彩色TFT或HR - TFT显示器，具有多种分辨率和颜色格式，还提供帧调制功能以增强颜色显示。

6. 通信接口

• USB：嵌入一个USB2.0 OTG高速接口，支持480 Mbit/s的高速信号速率、12 Mbit/s的全速信号速率，支持会话请求协议（SRP）和主机协商协议（HNP），最多有7个双向端点加控制端点0，最大FIFO尺寸为8192字节，支持动态FIFO分配。为降低系统成本，配备内置USB 2.0 PHY，还支持USB D - 线和D + 线的复用功能。
• UART：具有四个Autobaud UART，其中一个提供所有调制解调器控制/状态信号，是行业标准16C550 UART的增强版本。
• I²C：三个I²C接口，支持I²C标准修订版2.1（2000年1月）的物理和数据链路层，I²C总线是一种2线串行总线，提供IC之间的低成本互连。
• MSP：三个多通道串行端口（MSP），是同步接收和发送串行接口。
• SSP：两个SSP，最高可达24Mbit/sec，用于与外部外设进行同步串行通信，支持SPI、MicroWire、T.I.和单向协议，可编程字长可达32位。
• SPDIF：以SPDIF为输入，提取SPDIF帧格式中加密的数据和其他通道信息，数据可通过DMA支持传输到内存或直接到C3解码器，无需CPU干预，支持多达2X数据流。
• AC97控制器：使SOC能够使用SOC AMBA互连控制外部AC97编解码器，通过专用音频DMA引擎减少SOC处理器对音频数据的处理，支持AC97修订版2.3兼容的音频编解码器，外部接口支持一个具有6个输出（其中3个可为双速率音频）和3个输入通道的外部AC97编解码器。
• CAN：一个CAN模块，符合CAN规范V2.0 part B（active），比特率可编程高达1 MBaud，适用于汽车应用中的通信。

7. 特定功能

• GPS：集成HPGPSG2，ST的专有GPS IP，是第二代高灵敏度基带。完全符合GPS和Galileo L1/E1信号规范，针对困难环境中的采集和跟踪进行了优化。基带来自其配套RF芯片STA5630的4MHz IF的3位信号，将其下变频到基带并馈送到采集引擎（最多同时处理8颗卫星）和跟踪通道（最多同时处理32颗卫星）。高度并行的相关器在时间和频率域中识别每个卫星信号，结果传递给跟踪通道，跟踪通道进行微调锁定并持续跟踪，为ARM CPU提供轨道数据和定时测量。硬件操作和复杂条件的管理由ST提供的完整GPS软件库完成，该库还处理测量数据以维护卫星数据库并计算用户的位置、速度和时间（PVT）解决方案。PVT解决方案和其他有用数据通过ST GPS库中的API提供给用户应用程序，该库运行在免版税的实时内核（OS20）上，也可移植到行业标准操作系统。在独立模式下，输出以标准NMEA消息格式生成。软件库还提供支持ST Self - Trained Assisted GPS（ST - AGPS）的选项，这是一种完整且可扩展的解决方案，在无网络时通过自主星历预测辅助GPS启动，有网络时简单下载并在接下来的7天进行预测。GPS子系统基于ARM966处理器，由两个时钟驱动：MCLK（ARM966 CPU时钟）和RFCLK（(16 f{0})或(32 f_{0})，来自RF芯片）。MCLK由PLL2时钟通过3到16的除数得出，当PLL2运行在624 MHz时，ARM966工作频率在208到39 MHz之间；当PLL2运行在432 MHz时，除数为2到16，工作频率在216到27 MHz之间。GPS基带时钟由MCLK时钟通过子系统内部的1、2、3或4的除数得出，RFCLK是从RF前端芯片接收的时钟。
• Touchscreen controller/ADC：嵌入一个4线触摸屏控制器，具有活动窗口剪辑、运动跟踪功能，用于触摸屏时具有12位SAR ADC分辨率（带平均），测量过采样从2到8，最多128个坐标FIFO，可编程FIFO阈值，ADC最小转换时间为1 μs，还能支持4个额外的模拟输入用于辅助功能，如电池电压监测和附件控制。ADC也可用于外部模拟信号的转换，此时分辨率为10位。
• Multisupply IO ring：具有多电压IO，能够支持1.8V、2.5V或3.3V接口。分为A、B、C、E等环，默认电压在复位时分别为：A环1.8V、B环1.8V、C环1.8V、E环3.3V。“Always ON”环保持分离，由(V_{IOON})供电。
• Driving strength and slew rate programmability：IO驱动强度可针对SD/MMC0、SD/MMC1、LCD、DRAM等接口进行编程，摆率也可针对部分接口进行控制，用户可以根据实际需求进行灵活调整。

三、系统特性介绍

1. 电源区域划分

STA2064有三个主要电源区域：

• (V_{dd_on})：为RTC、PMU、SRC和备份RAM供电，即使设备处于DEEP - SLEEP模式也通常保持供电，该区域的静态功耗在最坏情况下低于20uA。
• (V{dd})：为整个芯片（除IO外）供电，在极低功耗状态下不施加该电压。施加时，(V{ddon})和(V{dd})电压相同，两者之间允许最大10%的变化。
• (V{ddio})：专门用于IO的电源区域，IO分为七个组，每组可独立供电。部分组在电源电压范围方面有特定约束，以满足特定电气特性和标准要求。还有一组称为(V{ddioon})的IO，即使在STA2064的最低功耗状态下也必须始终供电，以实现唤醒功能，其他五个区域（也称为(V{ddiox})）在该状态下可不供电。

2. 频率区域划分

STA2064设计有两个PLL。PLL1为ARM核心和内部总线生成时钟频率，PLL2为每个外设内核和外设接口生成时钟频率。每个外设在其内部接口接收来自PLL1的时钟，然后使用来自PLL2的时钟工作。尽管使用了两个PLL，但只需要一个系统时钟输入或一个外部晶体（除RTC时钟（或晶体）外）。

3. 频率和功率范围

核心电压范围为1.25 ±4 %V，IO电压范围为1.8 ±10 %V、2.5 ± 10 %V和3.3 ± 10 %V。文档中给出了一些STA2064在NORMAL模式下的使用案例，展示了不同的核心频率、总线频率、DDR频率和同步/异步配置。同时，STA2064嵌入了完整的GPS子系统，该子系统在频率方面有特定约束，以保证目标GPS规格。在最低功耗状态下，仅(V_{dd_on})供电，目标电流消耗为20 μA，此时时钟停止运行，电流泄漏主要来自备份内存。

4. 电源状态

定义了多种电源状态：

• OFF：(V_{ddon})和(V{dd})均不施加，备份RAM中的所有数据丢失，SDRAM中无数据保留。
• NORMAL：每个外设以其标称速度运行，可关闭所有未使用的外设（外设内核时钟门控）。
• SLOW：PLL1旁路，ARM和总线以晶体时钟运行，PLL2以其标称速度运行，PLL1可选择进入掉电状态。
• DOZE：类似于SLOW模式，ARM以19 MHz或32 kHz运行。
• STANDBY：PLL以其标称速度运行，时钟门控，ARM处于WFI（等待中断）状态。
• DEEP - SLEEP：(V{dd})断电，(V{ddon})供电（RTC、少量GPIOs、备份RAM），时钟为32 kHz，可实现唤醒。上下文保存在外部SDRAM的自刷新模式中，只有(V{ddio_on})区域必须供电。
• SLEEP：类似于DEEP - SLEEP模式，不同之处在于(V{dd})和(V{ddio})也施加，所有PLL关闭（PLL2可选）。
• BACKUP：类似于DEEP - SLEEP，不同之处在于上下文不保存到外部SDRAM。从BACKUP状态进入任何电源状态时，ARM核心在电源复位释放后2ms执行第一条代码指令。

5. 系统唤醒和掉电

通常使用STA2064的系统即使在用户使用主电源开关关闭设备时也不会完全断电，主电源开关将设备置于Backup或DEEP - SLEEP模式。在这种状态下，STA2064中仅RTC、PMU、PWL、SRC和备份RAM供电，系统级仅(V_{dd_on})供电。唤醒方法有两种：用户按下设备上的按钮使所有主电源启动，经过适当延迟后，处理器复位线抬起，代码开始执行；内部闹钟功能触发专用信号，使所有主电源启动，经过适当延迟后，处理器复位线抬起，代码开始执行。在DEEP - SLEEP和BACKUP状态下，一些专用IO线必须供电，如POR、POWEREN、VDDOK、BATOK、WAKE、32 kHz晶体和OSC32KOUT。为了在DEEP - SLEEP状态下使外部DRAM保持自刷新，需要一个外部下拉电阻来保持DRAM的CKE低电平。

6. IO组

(V{ddio})分为(V{ddioon})、(V{ddiox})（分为(V{ddioA})、(V{ddioB})、(V{ddioC})、(V{ddioD})、(V{ddioE})）和(VUSB)（USB 2.0 PHY收发器）。不同的IO组有不同的供电引脚和功能，并且在电压设置方面有一定的规则，例如当(V{ddio})域A以2.5V供电时，其他(V{ddio})域（B、D、E）应使用相同电压，而(V{ddio})域C和(V_{ddio_coreon})始终以1.8V供电。

四、封装信息

ST为了满足环境要求，提供不同等级的ECOPACK®封装的STA2064设备。该处理器采用TFBGA289（15x15x1.2mm）封装，具有特定的机械数据和尺寸，引脚间距为0.8mm。

五、总结

STA2064以其丰富的功能、高性能的处理能力和灵活的电源管理，为车辆主机、移动导航等领域的应用提供了强大的支持。电子工程师在设计相关系统时，可以充分利用其各项特性，开发出更加高效、稳定的产品。你在实际应用中是否遇到过类似处理器的使用问题呢？欢迎在评论区分享你的经验和见解。