AD7650：16位低成本CMOS ADC的卓越之选

在电子设计领域，模拟到数字的转换是一个关键环节，它直接影响着系统的性能和精度。今天，我们要深入探讨一款名为AD7650的16位、570 kSPS低成本CMOS ADC，看看它在实际应用中究竟有何独特之处。

文件下载：AD7650.pdf

一、AD7650概述

AD7650是一款采用单5V电源供电的16位电荷再分配逐次逼近型（SAR）模拟到数字转换器。它具备高速16位采样ADC、内部转换时钟、误差校正电路，以及串行和并行系统接口端口。该芯片采用了Analog Devices高性能的0.6微米CMOS工艺制造，有48引脚的LQFP或小巧的48引脚芯片级封装（LFCSP）可供选择，工作温度范围为 -40°C至 +85°C。

二、关键特性

1. 高吞吐量

AD7650拥有出色的采样速率，在Warp模式下可达570 kSPS，Normal模式下为500 kSPS。这使得它能够快速处理大量数据，满足高速数据采集的需求。

2. 单电源供电

仅需一个5V电源即可工作，大大简化了电源设计。在Impulse模式下，其功耗会随着吞吐量的降低而减少，例如在444 kSPS吞吐量时典型功耗为77 mW，而在100 SPS吞吐量时仅为21 μW，在掉电模式下最大功耗仅7 μW，非常适合低功耗应用。

3. 灵活的接口

支持并行和串行5V/3V接口，与SPI™/QSPI™/MICROWIRE™/DSP兼容。这种灵活的接口方式使得AD7650能够方便地与各种数字系统进行连接。

三、性能指标

1. 分辨率与输入范围

AD7650具有16位分辨率，模拟输入电压范围为0 V至2.5 V，能够提供高精度的转换结果。

2. 直流精度

积分线性误差在 -6 至 +6 LSB之间，无丢失码，过渡噪声为0.7 LSB，满量程误差和单极性零误差也在合理范围内，确保了转换的准确性。

3. 交流精度

在100 kHz输入信号下，信噪比（SNR）可达86 dB，无杂散动态范围（SFDR）为98 dB，总谐波失真（THD）为 -98 dB，表现出良好的交流性能。

四、工作模式

1. Warp模式

该模式下AD7650可以实现最高570 kSPS的转换速率，但要保证全精度，两次转换之间的时间不能超过1 ms。适用于对精度和采样速率都有较高要求的应用。

2. Normal模式

最快转换速率为500 kSPS，对转换时间间隔没有限制，非常适合异步应用，如数据采集系统。

3. Impulse模式

这是一种低功耗模式，功耗与吞吐量成比例。例如在100 SPS时，典型功耗仅21 μW，非常适合电池供电的应用。

五、电路设计要点

1. 模拟输入

AD7650的模拟输入结构采用了特殊设计，通过两个二极管提供ESD保护，同时能够采样IN+和IN - 之间的差分信号，有效抑制共模干扰。在设计时，要注意输入信号不能超过电源轨0.3 V，否则会导致二极管导通。当驱动电路的源阻抗较低时，可直接驱动AD7650；源阻抗较大时，会影响交流性能，特别是总谐波失真。

2. 驱动放大器选择

驱动放大器需要满足一定要求，如能够使电容阵列在16位精度下完成满量程阶跃的建立，产生的噪声要低，THD性能要与AD7650匹配。推荐使用AD8021，它结合了超低噪声和高增益带宽，还需要一个10 pF的外部补偿电容。

3. 电压参考输入

AD7650使用外部2.5 V电压参考，参考输入REF具有动态输入阻抗，因此需要由低阻抗源驱动，并在REF和REFGND输入之间进行有效的去耦。常用的电压参考有ADR421、AD780、ADR291和AD1582等。

4. 电源供应

AD7650使用三组电源引脚：模拟5V电源AVDD、数字5V核心电源DVDD和数字输入/输出接口电源OVDD。为减少电源数量，数字核心（DVDD）可以通过简单的RC滤波器从模拟电源获取。该芯片对电源顺序没有要求，不会因电源电压引起闩锁。

六、数字接口

1. 并行接口

当SER/PAR引脚为低电平时，AD7650使用并行接口。数据可以在每次转换后或下一次转换期间读取，但建议在转换阶段的前半部分读取，以避免数字接口的电压瞬变对模拟转换电路产生影响。

2. 串行接口

当SER/PAR引脚为高电平时，使用串行接口。AD7650在SDOUT引脚输出16位数据，MSB优先，数据与SCLK引脚提供的16个时钟脉冲同步。根据EXT/INT引脚的状态，可分为内部时钟（主模式）和外部时钟（从模式）两种情况。

七、应用案例

1. 与SPI接口的微控制器连接

以MC68HC11为例，AD7650作为从设备，数据在转换后读取，还支持“菊花链”功能。转换命令可以由内部定时器中断触发，输出数据的读取可以由转换结束信号（BUSY变低）触发。

2. 与ADSP - 21065L信号处理器连接

AD7650配置为内部时钟模式，作为主设备。转换命令可以由外部低抖动振荡器、ADSP - 21065L的FLAG输出或串行端口的帧输出TFS生成。

八、布局注意事项

1. 接地布局

印刷电路板应将模拟和数字部分分开，数字和模拟接地平面应在一处连接，最好在AD7650下方或尽可能靠近它。避免在芯片下方铺设数字线路，以减少噪声耦合。

2. 信号布线

快速开关信号（如CNVST或时钟）应使用数字接地屏蔽，避免辐射噪声到其他部分。不同层的布线应相互垂直，以减少馈通效应。

3. 电源布线

电源线路应使用尽可能大的走线，以提供低阻抗路径，减少电源线上的毛刺影响。在每个电源引脚附近放置去耦陶瓷电容（通常为100 nF），并在ADC附近放置低ESR的10 μF电容，以进一步降低低频纹波。

AD7650凭借其高吞吐量、低功耗、灵活的接口和良好的性能，在数据采集、仪器仪表、数字信号处理等领域具有广泛的应用前景。在设计过程中，我们需要根据具体的应用需求，合理选择工作模式，精心设计电路和布局，以充分发挥AD7650的优势。你在使用AD7650的过程中遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。