WM1824B：高性能24位192kHz立体声DAC的设计指南

在电子音频设备的设计中，数模转换器（DAC）的性能对音频质量起着关键作用。今天我们要深入探讨的是Wolfson Microelectronics推出的WM1824B 24位192kHz立体声DAC，它能为我们带来怎样的音频体验和设计便利呢？

文件下载：WM1824BGEDT.pdf

一、产品概述

WM1824B是一款集成电荷泵的立体声DAC，仅需单一3.3V电源轨就能提供2Vrms的线路驱动输出。其独特的接地参考输出设计，搭配直流伺服功能，不仅省去了线路驱动耦合电容，还能有效消除开机时的爆音和咔嗒声。该器件通过硬件控制接口进行控制和配置，支持8kHz至192kHz的所有常见音频采样率，音频接口工作在从模式，并且拥有3.3V耐受的数字接口，方便连接逻辑电平高达3.3V的设备。它采用16引脚TSSOP封装，工作温度范围为 -40°C至85°C。

二、产品特性亮点

（一）卓越的音频性能

• 高信噪比（SNR）：‘A加权’SNR高达106dB，能有效降低背景噪声，让音频更加纯净。
• 低总谐波失真（THD）：在 -1dBFS时，THD低至 -87dB，确保音频信号的高保真度。
• 高静音衰减：静音衰减达到120dB，在需要静音时能提供出色的效果。

  （二）宽采样率支持

  支持8kHz至192kHz的所有常见采样率，满足不同音频应用的需求。

  （三）简洁的控制方式

  采用硬件控制模式，方便工程师进行电路设计和调试。

  （四）低直流偏移

  线路输出的直流偏移小于1mV，保证音频信号的准确性。

  （五）爆音/咔嗒声抑制

  具备上电/下电序列器，有效抑制爆音和咔嗒声，提升用户体验。

  （六）单电源供电

  AVDD、LINEVDD和DBVDD可在 +3.3V ±10%的范围内工作，实现单电源供电，简化电路设计。

三、引脚配置与说明

引脚编号	引脚名称	类型	描述
1	AGND	Supply	模拟地
2	AVDD	Supply	模拟电源
3	VMID	Analogue Out	模拟中间轨去耦引脚
4	MUTE	Digital Input	0 = 静音启用，1 = 静音禁用
5	LRCLK	Digital Input	数字音频接口左右声道时钟
6	DACDAT	Digital Input	数字音频接口数据输入
7	BCLK	Digital Input	数字音频接口位时钟
8	MCLK	Digital Input	主时钟
9	DBVDD	Supply	数字缓冲器电源
10	LINEVDD	Supply	电荷泵电源
11	CPCA	Analogue Out	电荷泵反激电容引脚
12	LINEGND	Supply	必须连接到AGND
13	CPCB	Analogue In	电荷泵反激电容引脚
14	CPVOUTN	Analogue Out	电荷泵负轨去耦引脚
15	LINEVOUTR	Analogue Out	右声道线路输出
16	LINEVOUTL	Analogue Out	左声道线路输出

四、电气特性与性能指标

（一）模拟输出电平

在0dBFS时，输出电平典型值为2.1×AVDD/3.3（Vrms），负载阻抗要求不小于1kΩ，无外部RC滤波器时负载电容不超过300pF，使用推荐滤波器时负载电容可达1µF。

（二）DAC性能指标

• 信噪比（SNR）：在RL = 10kΩ时，‘A加权’典型值为106dB，未加权典型值为104dB。
• 动态范围（DNR）：在RL = 10kΩ时，‘A加权’典型值为104dB。
• 总谐波失真（THD）： -1dBFS时为 -87dB，0dBFS时为 -84dB。
• 电源抑制比（PSRR）：100Hz、1kHz时为54dB，20kHz时为50dB。
• 声道分离度：1kHz时为100dB，20Hz至20kHz时为95dB。
• 系统绝对相位：为0度。
• 声道电平匹配：小于0.1dB。
• 静音衰减：为 -120dB。
• 直流偏移：LINEVOUTL和LINEVOUTR的直流偏移小于1mV。

  （三）数字逻辑电平

  输入高电平（VIH）为0.7×DBVDD，输入低电平（VIL）为0.3×DBVDD，输入电容为10pF，输入泄漏电流在 -0.9µA至0.9µA之间。

五、信号时序要求

（一）系统时钟时序

主时钟周期（tMCLKY）为27 - 500ns，高电平时间（tMCLKH）和低电平时间（tMCLKL）均不小于11ns，占空比在40:60至60:40之间。

（二）音频接口时序

BCLK周期（tBCY）不小于27ns，高电平脉冲宽度（tBCH）和低电平脉冲宽度（tBCL）均不小于11ns。LRCLK相对于BCLK上升沿的建立时间（tLRSU）为7ns，保持时间（tLRH）为5ns。DACDAT相对于LRCLK上升沿的保持时间（tDH）为5ns，相对于BCLK上升沿的建立时间（tDS）为7ns。同时，BCLK周期应不小于MCLK周期，为获得最佳SNR性能，BCLK转换应围绕MCLK上升沿居中。

六、电源管理与复位

（一）功耗测量

在不同采样率和工作模式下，功耗有所不同。例如，在48kHz采样率下，待机模式（MUTE = 0）总功耗为2.32mA，播放模式（MUTE = 1）总功耗为10.72mA。

（二）上电复位电路

WM1824B内置上电复位（POR）电路，由AVDD供电，输入为VMID和LINEVDD。当VMID或LINEVDD低于最低阈值时，POR被拉低，芯片处于复位状态；当VMID和AVDD上升到一定值后，POR释放为高电平，可访问控制接口和音频接口。

七、数字音频接口与数据处理

（一）接口格式

支持I2S音频数据格式，MSB优先。在I2S模式下，MSB在LRCLK转换后的第二个BCLK上升沿出现，其余位按顺序传输。

（二）采样率支持

支持MCLK与LRCLK的比率为128fs至1152fs，采样率范围为8kHz至192kHz。在采样率变化时，若MCLK与LRCLK的比率在1026个LRCLK周期内变化多次，建议在采样率变化前将设备置于待机或关闭状态，直到变化完成。

八、应用与设计建议

（一）应用领域

适用于需要2Vrms输出的消费类数字音频应用，如游戏机、机顶盒、A/V接收器、DVD播放器和数字电视等。

（二）推荐外部组件

设计时建议使用单一公共接地平面，若无法实现，需优化分割接地配置以提高音频性能。电荷泵反激电容C5应尽量靠近WM1824B放置，然后依次是电荷泵去耦电容C1、LINEVDD和VMID去耦电容。同时，应选择低等效串联电阻（ESR）的电容以获得最佳性能。

（三）模拟低通滤波器

若设备驱动宽带放大器，建议使用外部单极点RC滤波器。推荐的滤波器在105.26kHz处有 -3dB截止频率，在20kHz处有0.15dB的衰减。

综上所述，WM1824B以其高性能、简洁的设计和广泛的应用适应性，为电子工程师在音频设备设计中提供了一个优秀的选择。大家在实际应用中是否也遇到过类似DAC的设计挑战呢？欢迎在评论区分享经验。