AD4880：高性能20位SAR ADC的深度解析

在电子设计领域，高性能的模数转换器（ADC）一直是实现精确数据采集的关键组件。AD4880作为一款双通道、20位、40 MSPS的逐次逼近寄存器（SAR）ADC，凭借其卓越的性能和丰富的特性，在众多应用场景中展现出强大的竞争力。本文将深入剖析AD4880的技术细节，为电子工程师们提供全面的参考。

文件下载：AD4880.pdf

产品概述

AD4880是一款高度集成的系统级封装（SiP）芯片，内部包含两个ADC和两个全差分放大器（FDA），以及增益设置电阻和关键去耦电容。这种集成化设计不仅减小了整体解决方案的面积，还降低了因组件选择、布局和布线带来的潜在性能误差，大大减少了工程师首次设计成功所需的工作量。

其先进的ADC与低噪声FDA相结合，能够实现高达92.6 dB的典型信噪比（SNR），转换输出延迟仅为46.25 ns，并且在高达 [TBD] MHz的信号频率下仍能保持高信号保真度。这种出色的性能、吞吐量和带宽，使AD4880非常适合各种高速数据采集应用。同时，其低功耗特性也使其成为对通道密度和热管理要求较高的应用的理想选择。

关键特性

模拟输入特性

每个AD4880通道的输入都集成了全差分放大器级。通过不同的输入引脚短路配置，可以实现多种增益选择，如1.03、1.25、1.53等。反馈电阻固定为750 Ω，通过改变一组三个电阻的连接方式，可以改变有效串联输入电阻的值，从而调整增益。不过，超过5.77的增益配置会导致FDA级的噪声贡献超过ADC本身，因此一般不推荐使用。

参考缓冲和共模输出

AD4880需要一个3.0 V的外部参考电压来驱动REFIN引脚。REFIN引脚集成了一个总容量为18.8 μF ± 20%的电容阵列，作为两个SAR ADC共享的主要电荷存储库。每个通道内部会生成一个等于VREFIN一半的共模参考电压，并通过CMOChX输出，用于设置各自模拟前端的共模输出电压。

电源供应

AD4880的电源需求分布在多个供应域，包括AFE电源轨（±VS）、3.3 V ADC模拟电路域（VDD33）、1.1 V数字接口域（IOVDDChA、IOVDDChB）以及可选的内部电压调节器输入轨（VDDLDO）。内部集成了四个LDO调节器，可用于为VDD11ChA、VDD11ChB、IOVDDChA和IOVDDChB供电。同时，所有供应域都内部集成了多层、高介电常数的陶瓷电容进行去耦，减少了外部去耦电容的需求。

数字特性

AD4880具备丰富的数字特性，包括事件检测、结果FIFO、数字滤波和系统误差校正系数等。这些特性可以独立配置，为用户提供了极大的灵活性。

• 事件检测：可以检测ADC输入是否超过用户配置的阈值，并将检测结果标记在配置寄存器中，输出到GPIO，或用于触发结果FIFO。
• 结果FIFO：每个通道都有一个独立的单端口数据FIFO，可存储多达16,384个转换结果，支持异步数据捕获和访问，减轻了数字主机控制器的负担。
• 数字滤波：提供三种不同的数字滤波器配置，具有广泛的抽取率，可实现过采样和信号带宽的精确控制。
• 系统误差校正系数：允许用户校正应用中可能存在的信号链误差，提高测量精度。

接口配置

数字接口

AD4880的每个通道都有独立的数字接口，包括一个4线SPI用于设备配置、四个通用输入输出（GPIO）引脚、一个可选择输出格式（LVDS或SPI数据接口）的转换数据访问接口，以及一个可配置为LVDS或CMOS电平信号的转换启动输入。

• SPI配置接口：用于与系统主机进行串行通信，实现对通道配置寄存器的读写操作。支持多种配置选项，如软件复位、地址升序选择、短指令模式等。
• LVDS数据接口：默认的主要数据接口，支持单通道或双通道配置，数据传输采用DDR方案，每个通道的吞吐量可达800 Mbps。支持回声时钟模式和自时钟模式，可根据应用需求进行灵活配置。
• SPI数据接口：适用于对接口带宽要求不高的应用，可将通道数据输出到一个或四个CMOS数据通道，串行时钟速率最高可达50 MHz。

配置寄存器

每个通道都有独立的配置内存，通过相应的SPI配置接口进行访问。寄存器空间按功能划分为多个区域，方便用户进行设备配置。常见的配置寄存器包括接口配置寄存器、设备状态寄存器、FIFO配置寄存器等，用户可以根据需求对这些寄存器进行读写操作，以实现对AD4880的各种功能配置。

应用建议

参考电路设计

AD4880需要一个低噪声、高精度、稳定性好且温度漂移低的3 V外部参考电压。推荐使用LTC6655、LT6657或ADR4530等参考芯片，其中LTC6655性能最佳。由于AD4880内部集成了参考电容，因此无需外部参考电容。在布局时，外部参考芯片应尽可能靠近AD4880及其REFIN引脚，以减少连接线路的串联阻抗。

数据接口时钟解决方案

在设计LVDS数据接口时，用户需要确保时钟解决方案符合AD4880的时序规范。推荐使用低相位噪声和抖动的振荡器，如25 MHz振荡器，并结合ADF4350宽带合成器和AD9508时钟扇出缓冲器，以生成所需的时钟信号。对于SPI数据接口，同样需要注意CNV源的抖动，以确保达到所需的性能。

电源解决方案

为了确保AD4880的低噪声和高性能，电源解决方案至关重要。可以选择LT3045或ADP150等LDO调节器来生成正电源轨，使用ADP7182生成负电源轨。对于高效率的降压开关调节器，如LT8604C，需要注意其开关频率可能会影响应用信号带宽，因此需要进行适当的设计和考虑。

布局指南

虽然AD4880内部集成了所有关键的旁路电容，但在系统设备布局时，仍需要注意模拟和数字信号的分区，避免不必要的耦合效应。建议将所有模拟信号从左侧引入，将动态数字信号放在右侧。同时，要确保AD4880下方有一个坚实的接地平面，并将所有模拟接地（GND）、参考接地（REFGND）和数字接地（IOGND）引脚连接到这个共享平面。

总结

AD4880作为一款高性能的20位SAR ADC，具有集成度高、性能卓越、数字特性丰富等优点。通过合理的电路设计、接口配置和布局规划，工程师们可以充分发挥AD4880的优势，满足各种高速数据采集应用的需求。在实际应用中，工程师们还需要根据具体的应用场景和要求，对AD4880进行细致的配置和优化，以实现最佳的性能表现。你在使用AD4880的过程中遇到过哪些挑战呢？欢迎在评论区分享你的经验和见解。