ADCLK950：高性能时钟扇出缓冲器的技术剖析

在电子设计领域，时钟信号的精确处理和分配至关重要。ADCLK950作为一款高性能的时钟扇出缓冲器，为众多高速、低抖动应用提供了理想的解决方案。今天，我们就来深入剖析一下这款器件。

文件下载：ADCLK950.pdf

一、ADCLK950概述

ADCLK950是由Analog Devices公司采用专有XFCB3硅锗（SiGe）双极工艺制造的超快速时钟扇出缓冲器。它专为需要低抖动的高速应用而设计，具备2个可选差分输入和10个全摆幅发射极耦合逻辑（ECL）输出驱动器。

二、关键特性

1. 输入特性

• 可选输入：通过IN_SEL控制引脚，可在两个差分输入之间进行选择，为设计提供了灵活性。
• 宽输入类型支持：输入能接受直流耦合的LVPECL、CML、3.3 V CMOS（单端），以及交流耦合的1.8 V CMOS、LVDS和LVPECL输入。
• 片上输入终端：配备中心抽头、差分、100 Ω片上终端电阻，有助于稳定输入信号。

2. 输出特性

• 高速输出：具有4.8 GHz的工作频率，能满足高速应用需求。
• 低抖动：75 fs rms宽带随机抖动，确保时钟信号的稳定性。
• 输出驱动能力：输出级设计为直接驱动800 mV到50 Ω负载，总差分输出摆幅为1.6 V。

3. 电源与封装

• 电源：采用3.3 V电源供电，适用于常见的电源系统。
• 封装：提供40引脚LFCSP封装，适用于标准工业温度范围（-40°C至+85°C）。

三、应用领域

ADCLK950的低抖动特性使其在多个领域得到广泛应用，包括：

• 时钟分配：用于低抖动时钟分配，确保系统中各个模块的时钟同步。
• 信号恢复：实现时钟和数据信号的恢复，提高信号质量。
• 电平转换：进行电平转换，适配不同电平的电路。
• 通信领域：在无线和有线通信中发挥重要作用。
• 成像与仪器：应用于医疗和工业成像、ATE和高性能仪器等领域。

四、电气特性

1. 直流特性

• 输入特性：输入共模电压范围为VEE + 1.5 V至VCC - 0.1 V，输入差分范围为±1.7 V p-p。输入电容为0.4 pF，不同模式下的输入电阻有所不同。
• 输出特性：输出高电平为VCC - 1.26 V至VCC - 0.76 V，输出低电平为VCC - 1.99 V至VCC - 1.54 V，单端输出电压为610 - 960 mV。

2. 时序特性

• 频率与时间参数：最大输出频率为4.5 - 4.8 GHz，输出上升时间和下降时间为40 - 90 ps，传播延迟为175 - 245 ps。
• 抖动特性：集成随机抖动为28 fs rms，宽带随机抖动为75 fs rms，串扰引起的抖动为90 fs rms。

3. 电源特性

• 电源电压：电源电压要求为2.97 - 3.63 V（3.3 V ± 10%）。
• 电源电流：静态负电源电流为106 - 130 mA，正电源电流为346 - 390 mA。
• 电源抑制：电源电压变化对传播延迟和输出摆幅的影响较小。

五、功能描述

1. 时钟输入

ADCLK950从两个输入中选择一个差分时钟输入，并将所选时钟分配到所有10个LVPECL输出。输入信号的摆率对输出抖动性能有影响，输入摆率低于4 V/ns时，输出抖动性能会下降。

2. 时钟输出

输出需要使用适当的传输线终端，以确保信号的正确传输。LVPECL输出设计为直接驱动50 Ω负载，采用微带或带状线技术可确保信号的过渡时间和减少输出振铃。

3. 输入选择

通过IN_SEL引脚的逻辑电平来选择输入时钟，逻辑0选择CLK0和CLK0输入，逻辑1选择CLK1和CLK1输入。

六、PCB布局考虑

由于ADCLK950用于高速应用，PCB布局至关重要。需要使用低阻抗电源平面，为开关电流提供低电感返回路径。同时，要对输入和输出电源进行充分旁路，选择合适的旁路电容以减少寄生电感。此外，要注意输入和输出传输线的匹配，避免不连续性对抖动性能的影响。

七、输入终端选项

ADCLK950提供多种输入终端选项，包括直流耦合CML输入终端、直流耦合LVPECL输入终端、交流耦合输入终端等，以满足不同的应用需求。

八、总结

ADCLK950凭借其高性能、低抖动的特性，为高速时钟分配和信号处理提供了可靠的解决方案。在实际设计中，工程师需要根据具体应用需求，合理选择输入输出配置和PCB布局，以充分发挥该器件的优势。大家在使用ADCLK950的过程中，有没有遇到过什么特别的问题呢？欢迎在评论区分享交流。