QDPAK封装SiC碳化硅MOSFET安装指南

基本半导体（BASiC Semiconductor）碳化硅（SiC）MOSFET 数据手册（包含 650V 的 AB3M025065CQ 和 1200V 的 AB3M040120CQ），这两款器件均采用了先进的 QDPAK 封装。

QDPAK 是一种专为**顶部散热（Top-Side Cooling, TSC）**设计的表面贴装（SMD）封装。它打破了传统 SMD 器件依赖 PCB 底部散热的局限，将电气连接与热传导路径完全解耦。

倾佳电子力推BASiC基本半导体SiC碳化硅MOSFET单管，SiC碳化硅MOSFET功率模块，SiC模块驱动板，PEBB电力电子积木，Power Stack功率套件等全栈电力电子解决方案。

倾佳电子杨茜致力于推动国产SiC碳化硅模块在电力电子应用中全面取代进口IGBT模块，助力电力电子行业自主可控和产业升级！

为了充分发挥该器件高频、低阻、大电流的性能，并确保长期的机械与电气可靠性，以下为 QDPAK 封装使用与机械安装工程指南：

一、 引脚定义与 PCB 布局 (Layout) 指南

在进行原理图设计和 PCB 走线时，正确处理各个引脚的功能至关重要：

Topside & Pin 12-22：漏极 (Drain)

特性：封装顶部的超大裸露金属垫不仅是唯一的热量传导平面，在电气上也是漏极。底部引脚 12-22 同样为漏极。

布局：虽然热量从顶部散走，但底部引脚依然承载主功率电流，需敷设大面积铜箔。由于带有 650V/1200V 高压，必须保证漏极网络与周边低压网络之间有足够的安全爬电距离（Creepage）。

Pin 1：栅极 (Gate)

驱动信号输入端。

Pin 2：开尔文源极 (Kelvin Source)【极其关键】

作用：专为门极驱动回路提供的独立参考地。

走线强制要求：驱动芯片的地线（Return）必须且只能直接连接到此引脚，绝不能与主功率源极（Pin 3-11）混连。

优势：这能彻底消除几十安培主电流流经功率源极寄生电感时产生的电压降（L cdot di/dt），防止高速开关时的误导通和震荡，显著降低开关损耗。Pin 1 和 Pin 2 应采用尽量短的平行差分走线。

Pin 3-11：功率源极 (Power Source)

连接到主电路，专门用于承载开关大电流。需铺设大面积铜箔并通过多层过孔（Vias）连接，以降低线路阻抗和温升。

二、 顶部散热器机械安装规范（核心重点）

QDPAK 的热量近乎 100% 从封装顶部的金属垫散发给上方的散热器（如水冷板或挤铝翅片）。安装不当极易导致器件烧毁，请严格遵循以下原则：

绝对的电气绝缘防护（高压危险）

警告：芯片顶部的金属面是漏极，工作时带有极具危险的高压和极高频的跳变电压（高 dv/dt）。而外部散热器通常是接地的系统外壳。

必须使用界面材料（TIM）：绝不能让散热器直接接触芯片顶部。必须在两者之间垫入高导热且高绝缘耐压的导热界面材料。

推荐材料：氮化铝 (AlN) / 氧化铝陶瓷绝缘片（双面涂抹极薄的导热硅脂），或高性能的绝缘导热相变材料 (PCM)、绝缘导热硅胶垫。

高度公差吸收与间隙填充

数据手册显示器件厚度（尺寸 A）约为 2.30mm。当一个大型平面的冷板同时压住多个 QDPAK 器件时，由于器件制造公差、PCB 翘曲以及底部焊锡厚度的差异，各芯片顶部会有微小的高度落差。

所选用的导热绝缘材料（TIM）必须具备一定的压缩弹性和柔顺性，以填补这些高度公差，确保每一个器件都能与散热器紧密无缝贴合，避免个别芯片悬空导致热失控。

均匀的机械压接控制 (Clamping Force)

严禁刚性锁死：绝对不能用螺丝将硬质散热器直接刚性锁死在芯片背面。受力不均或压力过大会直接压裂芯片的塑封体，或者在热胀冷缩的疲劳循环中扯断底部的 SMT 焊点。

施压方式：必须使用带有弹簧垫圈的扣件、压板或压接弹片（Spring Clip），从正上方提供垂直、恒定、均匀的下压力。业界一般推荐单颗器件的下压力在 20N ~ 50N 之间（具体依据绝缘垫片厂商的压缩曲线而定）。

PCB 支撑：在芯片周围的 PCB 上必须设计刚性的金属或绝缘支撑柱（Standoffs）。冷板锁紧在支撑柱上，防止下压时导致 PCB 板发生弯曲形变。

三、 SMT 贴片与焊接工艺建议

兼容标准工艺：器件引脚均为海鸥翼（Gull-wing）形状，符合 RoHS 无卤素环保标准，完全兼容标准的全自动 SMT 贴片和无铅回流焊工艺（J-STD-020 标准）。

释放底层空间：与传统 D2PAK 封装不同，QDPAK 底部没有大面积的散热裸露焊盘。这意味着：

极大地降低了底部焊接空洞（Voiding）的控制难度。

芯片正下方的 PCB 区域无需打密集的散热过孔，该区域的 PCB 表层和内层完全释放，可用于布置其他信号走线或放置去耦电容，进一步提升系统功率密度。

钢网设计：引脚共面度公差很小（最大 0.15mm）。建议钢网（Stencil）厚度控制在 0.12mm - 0.15mm，保证引脚拥有饱满的爬锡量，以提供足够的机械抗剪切力来抵抗顶部的下压应力。

审核编辑 黄宇