探索CDCDB803：PCIe时钟缓冲的理想之选

在电子设计领域，时钟缓冲器对于确保信号的稳定传输至关重要。今天，我们来深入了解德州仪器（Texas Instruments）的CDCDB803，一款专为PCIe Gen 1至Gen 6设计的8输出时钟缓冲器。

文件下载：cdcdb803.pdf

一、CDCDB803 核心特性

1.1 输出能力与控制

CDCDB803拥有8个LP - HCSL输出，并且每个输出的差分输出端接电阻可通过编程设置为85Ω（默认）或100Ω。这为不同的应用场景提供了灵活性，可适配不同阻抗要求的电路板。同时，它具备8个硬件输出使能（OE#）控制引脚，能独立控制每个输出通道的开启和关闭，方便系统进行个性化配置。

1.2 低抖动性能

在当今对信号质量要求极高的应用中，低抖动是关键指标。CDCDB803在不同滤波器下展现出出色的低抖动性能：经过PCIE Gen 6滤波器后，附加相位抖动最大仅20 fs RMS；经过PCIE Gen 5滤波器后，最大为25 fs RMS；经过DB2000Q滤波器后，最大为38 fs RMS。如此低的抖动确保了信号的精准传输，有效减少信号失真。

1.3 架构支持与兼容性

它支持Common Clock（CC）和Individual Reference（IR）架构，能够适应多种不同的时钟分配架构。并且与扩频技术兼容，适用于对电磁兼容性有要求的应用场景。此外，输出间的偏斜（skew）小于50 ps，输入到输出的延迟小于3 ns，保证了信号的同步性和及时性。

1.4 其他特性

CDCDB803具备故障安全输入功能，在电源未施加时驱动设备输入也不会损坏器件。其输出摆率控制可通过编程进行调整，以补偿因电路板设计导致的输出走线长度增加的影响。它还拥有9个可选的SMBus地址，方便在多设备系统中进行通信和控制。采用3.3 - V核心和IO电源电压，硬件控制的低功耗模式（PD#）使能时，最大电流消耗仅72 mA，功耗较低。封装为6 - mm × 6 - mm、48引脚的VQFN封装，体积小巧，适合对空间有要求的应用。

二、应用场景广泛

2.1 服务器领域

在微服务器和塔式服务器、机架服务器中，CDCDB803可用于分配PCIe参考时钟，确保各个组件之间的时钟信号同步，提高服务器的整体性能和稳定性。

2.2 存储与网络

在存储区域网络（SAN）和主机总线适配器卡（HBA）、网络附属存储（NAS）中，它能为数据传输提供稳定的时钟信号，保证数据的准确读写和高效传输。

2.3 硬件加速

对于硬件加速器，CDCDB803可以满足其对高精度时钟信号的需求，提升加速器的运算速度和处理能力。

三、规格参数详解

3.1 电气特性

在电源电压方面，VDD和VDD_R在3.3 V ± 5 % 范围内，工作温度范围为 -40°C 至 105°C。输入电流方面，核心电源电流在不同模式下有相应的取值，输出开启时和输出禁用时的IO电源电流也有明确的参数。输入频率范围为50 MHz至250 MHz，能适应多种时钟频率应用。输出电压方面，输出高电压、输出低电压等参数在不同负载条件下有严格的规格要求，确保输出信号的质量。

3.2 时序要求

SMBus接口的各项时序参数对于设备之间的通信至关重要。例如，SMBus的工作频率范围为10 kHz至400 kHz，总线空闲时间、起始条件保持时间、设置时间等都有明确规定，以保证通信的稳定性和可靠性。

3.3 热特性

了解设备的热特性对于确保其在正常工作温度范围内至关重要。CDCDB803的结温最高可达125°C，存储温度范围为 -65°C 至 150°C。其热阻参数，如结到环境热阻（RθJA）为32.2°C/W，结到外壳顶部热阻（RθJC(top)）为22.3°C/W等，为散热设计提供了重要依据。

四、设计与应用要点

4.1 电源设计

高性能时钟缓冲器对电源噪声非常敏感，电源噪声会显著增加缓冲器的附加抖动。因此，在电源设计中，需要使用滤波电容消除低频噪声，旁路电容为高频噪声提供低阻抗路径。建议在板级电源和芯片电源之间插入铁氧体磁珠，隔离高频开关噪声，但要选择直流电阻低的磁珠，以保证芯片电源的稳定。

4.2 布局设计

在PCB布局方面，要确保良好的热性能和电源连接。对于连接CKx引脚的传输线，要根据输出阻抗设置相应的差分阻抗和单端阻抗，如默认85Ω输出阻抗时，传输线应为85Ω差分阻抗和42.5Ω单端阻抗；启用100Ω输出阻抗时，传输线应为100Ω差分阻抗和50Ω单端阻抗。同时，要尽量消除或减少传输线上的短截线，以避免反射和辐射发射增加。

4.3 编程与控制

CDCDB803可通过SMBus对其8个输出驱动器的状态进行编程。用户可以选择使用SMBus编程寄存器（软件）或硬件OE#引脚来控制输出。在使用软件控制时，硬件OE#引脚可浮空；使用硬件控制时，需将OE#引脚连接到GPIO控制器，并根据引脚配置和功能设置输出状态。SMBus地址可从9个可选地址中选择，通过对SADR0和SADR1引脚的配置来确定。

五、总结

CDCDB803凭借其出色的性能、广泛的应用场景和易于设计的特性，成为PCIe时钟缓冲应用中的优秀选择。在实际设计中，电子工程师需要充分考虑其各项特性和规格参数，合理进行电源设计、布局设计以及编程控制，以充分发挥其优势，满足不同应用的需求。大家在使用CDCDB803的过程中，有没有遇到过一些独特的挑战或者经验呢？欢迎在评论区分享。