探索LMK3H0102-Q1：PCIe时钟生成的理想之选

在电子设计领域，时钟发生器对于确保系统的稳定运行至关重要。今天，我们将深入探讨一款高性能的时钟发生器——LMK3H0102-Q1，它专为PCIe Gen 1 - 7应用而设计，具备诸多卓越特性。

文件下载：lmk3h0102-q1.pdf

产品概述

LMK3H0102-Q1是一款符合AEC - Q100 Grade 2标准的汽车级参考无时钟发生器，支持扩展频谱时钟（SSC）。它采用TI专有的体声波（BAW）技术，无需外部晶体或时钟参考，就能提供±25ppm的时钟输出。该器件可同时提供两个SSC时钟、两个非SSC时钟，或一个SSC时钟和一个非SSC时钟，全面满足PCIe Gen 1至Gen 7的合规要求。

关键特性剖析

1. 高可靠性与宽温范围

该器件通过了AEC - Q100 Grade 2认证，适用于汽车应用。其环境温度范围为–40°C至105°C，能在恶劣的汽车环境中稳定工作。同时，它具备功能安全能力，提供相关文档以辅助功能安全系统设计。

2. 灵活的频率生成

• 双FOD设计：内部集成两个分数输出分频器（FOD），每个FOD可产生100MHz至400MHz的频率。通过两个通道分频器，可将FOD频率进一步分频至2.5MHz至200MHz。若要生成200MHz以上的频率，可启用边缘组合器，此时通道分频器将被旁路，生成的频率范围为200MHz至400MHz。
• 多输出格式支持：支持LP - HCSL（85Ω或100Ω）、LVDS和1.8V、2.5V、3.3V LVCMOS输出格式。LVCMOS输出支持最高200MHz的频率，且OUT0和OUT1引脚可实现AC - LVDS、DC - LVDS、LP - HCSL和LVCMOS的组合。

3. 低抖动与可编程SSC

• 超低PCIe抖动：在SSC模式下，PCIe Gen 5、Gen 6和Gen 7的通用时钟抖动分别低至57.5fs、34.5fs和29.6fs，远低于PCIe标准的限制。
• 可编程SSC调制深度：提供预编程的–0.1%、–0.25%、–0.3%和–0.5%下扩频选项，以及寄存器可编程的–0.1%至–3%下扩频或±0.05%至±1.5%中心扩频选项。

4. 其他特性

• 电源灵活性：支持1.8V至3.3V的电源电压，内部LDO在500kHz开关噪声下具有–93.1dBc的PSNR，为LP - HCSL输出提供稳定的电源。
• 低输出至输出偏斜：输出至输出偏斜小于50ps，确保时钟信号的同步性。
• 故障安全数字输入引脚：增强了系统的可靠性。

应用领域广泛

LMK3H0102-Q1可替代多达5个晶体振荡器（XO），广泛应用于ADAS域控制器、车辆仪表集群、自动驾驶、高性能计算、驾驶员监控系统、汽车网关、IVI、LiDAR和雷达等领域。

详细设计与配置

1. 功能模式

该器件支持两种功能模式，由REF_CTRL引脚在上电时决定：

• OTP模式：当REF_CTRL引脚拉高时，进入OTP模式。通过OTP_SEL0和OTP_SEL1引脚选择四个OTP页面之一，默认输出频率为100MHz。
• I²C模式：当REF_CTRL引脚拉低时，进入I²C模式。通过修改活动寄存器来配置器件，若需要非默认配置，则每次上电时都需写入寄存器。

2. 编程与寄存器配置

通过I²C接口，主机（如DSP、微控制器、FPGA等）可对LMK3H0102-Q1进行配置和监控。器件寄存器包含多个控制位，可用于控制和监控各个功能模块。部分寄存器内容存储在内部EFUSE中，由TI一次性编程，不可重写，但可通过I²C寄存器接口后续更改寄存器值。

3. 输出格式与控制

• 输出格式选择：支持LP - HCSL、LVDS和LVCMOS等多种输出格式。在OTP模式下，可通过FMT_ADDR引脚和相关寄存器设置输出格式；在I²C模式下，通过相应寄存器进行配置。
• 输出使能控制：支持同步输出使能（OE），OE引脚默认低电平有效，可通过配置控制OUT0和OUT1的输出。同时，可通过寄存器设置OE引脚的极性。

应用设计要点

1. 频率规划

在设计LMK3H0102-Q1配置时，首先要确定所需的FOD频率。若输出频率大于200MHz，两个频率必须相同且不能使用SSC；若两个输出频率相同且SSC设置相同，可仅使用一个FOD；若一个输出需要SSC而另一个不需要，则SSC输出使用FOD0，非SSC输出使用FOD1。

2. 电源供应

• 上电时序：VDD引脚为控制引脚、串行接口和REF_CTRL引脚供电，任何上拉电阻必须连接到与VDD相同的域。若输出未使用，将相应的VDDO_x轨连接到VDD。当VDD和VDDO_x轨电压相同时，建议直接连接；若不同，VDD必须先上升，VDDO_x在不超过5ms后上升。
• 去耦电容：为每个电源引脚靠近放置0.1µF或1µF的电容，使用单独的铁氧体磁珠隔离VDD和VDDO电源。

3. 布局设计

• 输出隔离：使用GND屏蔽隔离输出，将所有输出作为差分对布线。当生成多个频率时，隔离相邻输出。
• 阻抗匹配：尽量避免扇入和扇出区域的阻抗突变。使用五个过孔将散热垫连接到实心GND平面，优先选择全通式过孔。

总结

LMK3H0102-Q1凭借其高可靠性、灵活的频率生成能力、低抖动和可编程SSC等特性，成为PCIe时钟生成的理想选择。在设计过程中，工程师需根据具体应用需求，合理进行频率规划、电源供应和布局设计，以充分发挥该器件的性能优势。大家在使用LMK3H0102-Q1的过程中，遇到过哪些有趣的挑战呢？欢迎在评论区分享你的经验和见解。