深入解析MAX5063：125V/2A高速半桥MOSFET驱动器

深入解析MAX5062/MAX5063/MAX5064：125V/2A高速半桥MOSFET驱动器

在电子工程师的日常工作中，选择合适的MOSFET驱动器至关重要。今天，我们就来详细探讨MAXIM推出的MAX5062/MAX5063/MAX5064这三款125V/2A高速半桥MOSFET驱动器，看看它们有哪些独特的性能和优势。

文件下载：MAX5063.pdf

一、产品概述

MAX5062/MAX5063/MAX5064适用于高压应用，可驱动高端和低端MOSFET。它们具有独立控制、低且匹配的传播延迟、高源/灌电流能力等特点，采用热增强型封装，非常适合用于高功率、高频电信电源转换器。其最大输入电压范围为125V，能为电信标准中100V的输入瞬态要求提供充足的余量。此外，芯片内部集成了可靠的自举二极管，无需外部离散二极管。

二、产品特性

这些驱动器具备众多出色的特性，使其在同类产品中脱颖而出：

1. 高电压操作：支持最高125V的输入操作，能适应高电压的应用场景。
2. 宽电压输入范围：VDD输入电压范围为8V至12.6V，提供了更灵活的电源选择。
3. 大电流驱动能力：具有2A的峰值源和灌电流驱动能力，可有效驱动MOSFET。
4. 低延迟：典型传播延迟仅35ns，且驱动器之间的传播延迟匹配保证在8ns以内，有助于提高系统的响应速度。
5. 可编程功能：MAX5064具有可编程的先断后通（Break-Before-Make）时序，可在16ns至95ns之间调整，能有效避免直通电流。
6. 高频率性能：MAX5064在驱动100nC栅极电荷时，组合开关频率可达1MHz，满足高频应用需求。
7. 多种逻辑输入选择：提供CMOS（VDD / 2）或具有迟滞的TTL逻辑电平输入，且逻辑输入最高可承受15V电压，独立于输入电压。
8. 低输入电容：仅2.5pF的输入电容，可减少负载，提高开关速度。
9. 快速关断功能：MAX5064在故障或PWM启停同步期间可实现驱动器的即时关断。
10. 低功耗：电源电流仅200µA，有利于降低系统功耗。
11. 多样的驱动器组合：有非反相和反相驱动器的不同组合版本可供选择，满足不同的设计需求。
12. 多种封装形式：提供8引脚SO、热增强型SO和12引脚薄型QFN等多种封装，方便不同的应用场景。

三、电气特性

电源部分

• 工作电源电压VDD范围为8.0V至12.6V，在不同的工作条件下，VDD和BST的静态和工作电源电流也有所不同。例如，在无开关状态下，MAX5062/MAX5063的VDD静态电源电流典型值为70µA，MAX5064为120µA。
• 欠压锁定（UVLO）功能可确保在电源电压过低时，驱动器输出保持低电平，以保护电路。VDD的UVLO阈值典型值为7.3V，BST的UVLO阈值典型值为6.9V，且两者的迟滞典型值均为0.5V。

逻辑输入部分

• 不同型号的驱动器支持CMOS（VDD / 2）或TTL逻辑电平输入。CMOS版本的逻辑高电平输入范围为0.67 x VDD至VDD，逻辑低电平输入范围为0.33 x VDD至0.4 x VDD；TTL版本的逻辑高电平输入典型值为2V，逻辑低电平输入典型值为0.8V。
• 逻辑输入具有一定的迟滞特性，CMOS版本为1.6V，TTL版本为0.25V，可避免信号转换时的双脉冲问题。

驱动器输出部分

• 高端和低端栅极驱动器的输出电阻在不同温度和工作条件下有所不同。例如，在VDD = 12V、IDH/IDL = 100mA的情况下，高端驱动器的源极输出电阻典型值在25°C时为2.5Ω，在125°C时为3.3Ω；灌极输出电阻典型值在25°C时为2.1Ω，在125°C时为2.8Ω。
• 驱动器的峰值输出电流（源和灌）典型值均为2A，可满足大多数MOSFET的驱动需求。

开关特性部分

• 驱动器的上升时间和下降时间与负载电容有关。例如，当负载电容CL = 1000pF时，上升时间和下降时间典型值均为7ns；当CL = 5000pF时，上升时间和下降时间典型值均为33ns。
• 导通和关断传播延迟时间也与逻辑电平类型有关，CMOS版本的典型值为30ns，TTL版本的典型值为35ns。同时，驱动器之间的延迟匹配典型值为2ns，最大为8ns。

四、工作原理

欠压锁定（UVLO）

高低端驱动器均具备欠压锁定功能。当VDD低于6.8V时，低端驱动器的UVLOLOW阈值将使两个驱动器输出拉低；当BST相对于HS低于6.4V时，高端驱动器的UVLOHIGH阈值将使DH输出拉低。在启动时，当VDD超过其UVLO阈值，DL开始切换并跟随IN_L逻辑输入。此时，自举电容未充电，BST - HS电压低于UVLOBST。对于同步降压和半桥转换器拓扑，自举电容可在一个周期内充电，在BST - HS电压超过UVLOBST后的几微秒内开始正常工作；对于双开关正激拓扑，BST电容充电并使电压超过UVLOBST需要几百微秒的时间。

输出驱动器

输出级采用低RDS_ON的p沟道和n沟道器件（图腾柱结构），可实现高栅极电荷开关MOSFET的快速导通和关断。峰值源和灌电流典型值为2A，逻辑输入到驱动器输出的传播延迟匹配在8ns以内。内部p沟道和n沟道MOSFET具有1ns的先断后通逻辑，可避免交叉导通，减少直通电流，降低工作电源电流和VDD上的尖峰。

内部自举二极管

内部二极管连接在VDD和BST之间，与外部连接在BST和HS之间的自举电容配合使用。当DL低端开关导通时，二极管从VDD为电容充电；当高端驱动器导通使HS拉高时，二极管将VDD隔离。内部自举二极管的典型正向电压降为0.9V，典型的关断/导通时间为10ns。若需要更低的VDD到BST电压降，可在VDD和BST之间连接外部肖特基二极管。

可编程先断后通（MAX5064）

半桥和同步降压拓扑需要在一个开关导通之前先关断另一个开关，以避免直通电流。MAX5064提供了可编程的先断后通功能，可将延迟从16ns调整到95ns。在计算总先断后通时间（tBBM）时，需要考虑传播延迟失配（tMATCH）。可使用以下公式计算所需tBBM对应的RBBM： [t{BBM_ERROR }=0.15 × t{BBM}+t{MATCH }] [R{B B M}=10 k Omega timesleft(frac{t{B B M}}{8 n s}-1right) (R{B B M}<200 k Omega)]

BBM引脚电压被调节到1.3V，BBM电路根据RBBM的电流调整tBBM。为避免开关期间的接地反弹影响，需用1nF或更小的陶瓷电容将BBM旁路到AGND。在启动时，由于BBM电压在UVLO清除器件启动之前已稳定，CBBM的充电时间不会影响tBBM。对于双开关正激转换器等同时开关高低端的拓扑，可通过不连接BBM来禁用该功能，此时tBBM典型值为1ns。

驱动器逻辑输入

MAX5062/MAX5064A为CMOS（VDD / 2）逻辑输入驱动器，MAX5063/MAX5064B为TTL兼容逻辑输入驱动器。逻辑输入信号独立于VDD，可承受高达15V的电压尖峰。TTL和CMOS逻辑输入分别具有400mV和1.6V的迟滞，可避免转换期间的双脉冲问题。逻辑输入为高阻抗引脚，不能浮空。低2.5pF的输入电容可减少负载并提高开关速度。非反相输入通过1MΩ电阻内部下拉到GND，反相输入通过1MΩ电阻内部上拉到VDD。在器件上电时，控制器的PWM输出必须处于适当状态。当逻辑输入浮空时，随着VDD超过UVLO阈值，DH和DL输出将拉低。MAX5064_每个驱动器有两个逻辑输入，可提供更灵活的MOSFET控制。可使用IN_H+/IN_L+进行非反相逻辑操作，使用IN_H-/IN_L-进行反相逻辑操作。若不使用，可将IN_H+/IN_L+连接到VDD，将IN_H-/INL-连接到GND。也可将未使用的输入用作开/关功能，使用IN+进行低电平有效关机逻辑，使用IN_-进行高电平有效关机逻辑。

最小脉冲宽度

MAX5062/MAX5063/MAX5064采用单脉冲电平转换器架构以实现低传播延迟。典型的电平转换器架构会导致输出端出现最小（高或低）脉冲宽度（tDMIN），可能高于逻辑输入脉冲宽度。对于这些器件，DH的最小高脉冲宽度（tDMIN - DH - H）低于DL的最小低脉冲宽度（tDMIN - DL - L），以避免在低占空比窄脉冲且无外部BBM延迟时出现直通；在高占空比（接近100%）时，DH的最小低脉冲宽度（tDMIN - DH - L）必须高于DL的最小低脉冲宽度（tDMIN - DL - L），以避免重叠和直通。在没有外部BBM延迟的情况下，可能会出现约40ns的重叠，建议在INH路径中添加外部延迟，确保INH处的最小低脉冲宽度始终长于tPW - MIN。

五、应用信息

电源旁路和接地

在使用MAX5062/MAX5063/MAX5064时，要特别注意电源旁路和接地。当两个驱动器同相驱动大外部电容负载时，峰值电源和输出电流可能超过4A。电源压降和接地偏移会为反相器产生负反馈，可能降低延迟和转换时间。接地不足导致的接地偏移还可能干扰共享同一交流接地返回路径的其他电路。VDD、DH、DL和/或GND路径中的任何串联电感在开关带有电容负载的驱动器时，由于高di/dt可能导致振荡。应尽可能靠近器件并联一个或多个0.1µF陶瓷电容，将VDD旁路到GND（MAX5062/MAX5063）或PGND（MAX5064）。使用接地平面可最小化接地返回电阻和串联电感。将外部MOSFET尽可能靠近驱动器放置，以进一步减小电路板电感和交流路径电阻。对于MAX5064_，低功率逻辑接地（AGND）与高功率驱动器返回（PGND）分开，逻辑输入信号应在IN_和AGND之间施加，负载（MOSFET栅极）应连接在DL和PGND之间。

功率耗散

驱动器的功率耗散主要源于内部升压二极管、nMOS和pMOS FET的功率损耗。对于电容负载，器件的总功率耗散计算公式为： [P{D}=left(C{L} × V{D D}^{2} × f{S W}right)+left(D{D D O}+I{B S T O}right) × V{D D}] 其中，CL是DH和DL处的组合电容负载，VDD是电源电压，fSW是转换器的开关频率。PD包括内部自举二极管的功率耗散。若使用外部自举肖特基二极管，内部功率耗散将减少PDIODE，其计算公式为： [PDIODE =C{D H} timesleft(V{D D}-1right) × f{S W} × V_{f}] 使用内部升压二极管时的总功率耗散为PD，使用外部肖特基二极管时为PD - PDIODE。在环境温度TA = +70°C时，12引脚TQFN封装的最大总功率耗散不能超过1.951W，8引脚带暴露焊盘的SO封装不能超过1.5W，普通8引脚SO封装不能超过0.471W。

布局信息

驱动器在开关MOSFET栅极时会产生大电流，以实现快速的上升和下降沿。高di/dt如果走线长度和阻抗控制不当，可能导致不可接受的振铃。在设计PCB布局时，应遵循以下准则：

• 确保VDD相对于地的电压或BST相对于HS的电压不超过13.2V，VDD到地或BST到HS的电压尖峰高于13.2V可能损坏器件。应尽可能靠近器件在VDD到GND（MAX5062/MAX5063）或PGND（MAX5064）以及BST到HS之间放置一个或多个低ESL的0.1µF去耦陶瓷电容，陶瓷去耦电容的容量应至少为被驱动栅极电容的20倍。
• 器件与被驱动MOSFET栅极之间形成两个交流电流回路。当MOSFET栅极被拉低时，看起来像一个大电容，有源电流回路从MOSFET驱动器输出（DL或DH）到MOSFET栅极，到MOSFET源极，再到MOSFET驱动器的返回端（GND或HS）；当MOSFET栅极被拉高时，有源电流回路从MOSFET驱动器输出（DL或DH）到MOSFET栅极，到MOSFET源极，到驱动器去耦电容的返回端，到去耦电容的正端，再到MOSFET驱动器的电源连接端。去耦电容可以是连接在BST和HS之间的飞跨电容，也可以是VDD的去耦电容。必须注意最小化这些交流电流路径的物理距离和阻抗。
• 将TQFN（MAX5064）或SO（MAX5062C/D和MAX5063C/D）封装的暴露焊盘焊接到大型铜平面上，以实现额定功率耗散。在VDD去耦电容返回端附近将AGND和PGND单点连接。

六、典型应用电路

这些驱动器适用于多种电源转换电路，如电信半桥电源、双开关正激转换器、全桥转换器、有源箝位正激转换器、电源模块和电机控制等。文档中给出了几种典型应用电路，包括MAX5062半桥转换、同步降压转换器、双开关正激转换和MAX5064半桥转换器等，为工程师的实际设计提供了很好的参考。

七、总结

MAX5062/MAX5063/MAX5064高速半桥MOSFET驱动器凭借其高电压操作、低延迟、大电流驱动能力、可编程功能等优势，在高压、高频的电源转换应用中具有很大的竞争力。不过，在实际使用中，工程师需要根据具体的应用需求，合理选择型号和封装，并注意电源旁路、接地、布局等方面的问题，以确保驱动器的性能发挥到最佳。大家在使用这些驱动器的过程中，有没有遇到过什么特别的问题或者有什么独特的应用经验呢？欢迎在评论区分享交流。