解析ADC3668与ADC3669：高性能双通道16位ADC的卓越之选

在电子设计领域，模拟到数字转换器（ADC）的性能往往决定了整个系统的精度和稳定性。今天，我们聚焦于德州仪器（TI）的ADC3668和ADC3669（ADC366x），深入剖析这两款16位、250MSPS和500MSPS的双通道ADC的特性、应用及设计要点。

文件下载：adc3668.pdf

1. 关键特性概览

ADC366x的核心特性使其在众多ADC中脱颖而出，为高要求的应用场景提供了强大的支持。

• 高精度与低噪声：具备16位分辨率，在500MSPS采样率下，噪声谱密度可达 -160dBFS/Hz，热噪声为76.4dBFS，能有效降低噪声干扰，提高信号的准确性。
• 单核心架构：采用单核心（非交错）ADC架构，孔径抖动仅为75fs，确保了采样的精确性和稳定性。
• 灵活的模拟输入：缓冲模拟输入支持可编程的100Ω和200Ω终端，输入满量程为2VPP，全功率输入带宽（-3dB）达1.4GHz，能适应不同的信号源和输入要求。
• 强大的数字下变频器（DDC）：可选的四通道数字下变频器支持2到32768的宽带抽取，使用48位NCO，支持相位相干和相位连续跳频，能有效处理复杂的信号。
• 灵活的LVDS接口：根据工作模式，可选择16位宽并行DDR LVDS接口或串行LVDS接口，在高抽取比时，输出分辨率可提高到32位，满足不同的数据传输需求。
• 低功耗设计：在500MSPS采样率下，每通道功耗仅为300mW，实现了高性能与低功耗的平衡。

2. 详细功能剖析

2.1 模拟输入设计

ADC366x的模拟输入具有内部缓冲器，可隔离采样电容的毛刺噪声。输入支持AC和DC耦合，通过SPI寄存器可配置为100Ω或200Ω差分终端。为优化性能，需根据信号所在的奈奎斯特区选择正确的输入频率范围和奈奎斯特区，并在模拟输入前端添加RCR电路。

2.2 采样时钟输入

采样时钟输入采用差分驱动，需外部AC耦合和终端。内部采样时钟路径设计用于降低残余相位噪声，时钟电路需要专用的低噪声电源。时钟的相位噪声和幅度噪声会影响ADC的性能，因此要注意时钟的幅度和频率。

2.3 多芯片同步

在多芯片应用中，可通过匹配时钟和SYSREF信号迹线实现同步。在DDC旁路模式下，可使用SYSREF信号重置内部RAMP测试模式；在DDC模式下，使用SYSREF信号将与抽取滤波器相关的内部模块重置为确定状态。

2.4 时间戳功能

该功能可在DDC旁路模式下对模拟输入的特定样本进行标记。逻辑低到高的转换在采样时钟的上升沿被记录，时间戳信号比输出数据提前35个时钟周期。

2.5 过范围指示

当信号超出可表示的数字范围时，设备触发过范围指示。过范围输出可通过寄存器配置，可通过GPIO引脚或LSB数据指示。

2.6 外部电压参考

为获得更高的精度和更低的温度漂移，可通过GPIO1引脚提供外部1.2V电压参考，并在引脚附近连接陶瓷旁路电容。

2.7 数字增益

设备为两个通道提供可编程数字增益，增益通过寄存器配置，最大增益可达6dB。

2.8 抽取滤波器

ADC366x提供多达四个数字下变频器，支持实数和复数抽取。通过交叉点开关，可将任意DDC连接到任意ADC或2x AVG模块的输出。抽取滤波器的响应和配置可通过寄存器控制。

2.9 数字接口

支持DDR LVDS和串行LVDS两种接口模式。在DDC旁路模式下，使用16位宽并行DDR LVDS接口；在抽取模式下，使用串行LVDS接口。输出数据格式可配置为二进制补码或偏移二进制格式。

3. 应用与设计要点

3.1 典型应用场景

ADC366x适用于多种应用，如软件定义无线电、频谱分析仪、雷达和通信基础设施等。在这些应用中，其高精度、低噪声和灵活的配置能力能满足不同的需求。

3.2 设计要求与步骤

• 输入信号路径：使用适当的带限滤波器抑制不需要的频率，使用平衡变压器将单端RF输入转换为差分输入，并通过电容进行AC耦合。
• 时钟设计：时钟输入需AC耦合，时钟源应具有低抖动，可使用带通滤波器去除宽带时钟噪声。在多通道系统中，可使用LMK04828或LMK04832设备生成SYSREF信号。
• 详细设计流程：为最大化ADC的SNR性能，需要低抖动（< 75fs）的采样时钟。在使用平均和/或抽取时，需先估计单个ADC核心的SNR，再考虑内部平均和/或抽取带来的SNR改善。
• 初始化设置：上电后，通过硬件复位将内部寄存器初始化为默认值，然后读取“CFG RDY寄存器”检查内部加载是否完成，最后根据需要使用SPI对内部寄存器进行编程。

3.3 电源供应与布局

• 电源供应：ADC需要四个不同的电源，AVDD18和AVDD12为模拟和时钟电路供电，DVDD18和DVDD12为数字逻辑和LVDS接口供电。电源需低噪声，可采用高效降压开关调节器和低噪声LDO的两级调节架构。
• 布局设计：在电路板设计中，模拟输入和时钟信号的迹线应尽量短，避免过孔，采用松散耦合的100Ω差分迹线；数字LVDS输出接口采用紧密耦合的100Ω差分迹线；电源和接地连接应提供低电阻路径，使用电源和接地平面。

4. 总结

ADC3668和ADC3669以其卓越的性能和丰富的功能，为电子工程师提供了一个强大的工具。在设计过程中，我们需要充分考虑其特性和要求，合理选择外部元件，优化布局和电源供应，以实现最佳的系统性能。希望通过本文的介绍，能帮助大家更好地理解和应用这两款ADC，在实际项目中取得理想的效果。你在使用类似ADC的过程中遇到过哪些挑战呢？欢迎在评论区分享你的经验和见解。