UCC21222隔离式双通道栅极驱动器：特性、应用与设计要点

在电力电子领域，栅极驱动器是连接控制电路和功率晶体管的关键桥梁，其性能直接影响着整个系统的效率、可靠性和稳定性。UCC21222作为一款隔离式双通道栅极驱动器，凭借其丰富的特性和广泛的应用场景，成为了众多工程师的首选。今天，我们就来深入探讨一下UCC21222的相关知识。

文件下载：ucc21222.pdf

一、UCC21222概述

UCC21222是一款具有可编程死区时间和宽温度范围的隔离式双通道栅极驱动器。它能够提供高达4A的峰值源电流和6A的峰值灌电流，可驱动包括功率MOSFET、SiC、GaN和IGBT等多种类型的晶体管。该驱动器具有多种配置方式，可作为两个低侧驱动器、两个高侧驱动器或半桥驱动器使用，适用于各种电源和电机驱动拓扑。

特性亮点

1. 宽温度范围：其结温范围为 -40°C 至 +150°C，能够在恶劣的环境条件下稳定工作。
2. 高输出电流：4A 峰值源电流和 6A 峰值灌电流，确保能够快速驱动功率晶体管，减少开关损耗。
3. 高共模瞬态抗扰度（CMTI）：CMTI 大于 125V/ns，有效抵抗共模干扰，保证信号传输的准确性。
4. 电源保护：所有电源均具备欠压锁定（UVLO）保护功能，防止在电源电压过低时驱动器误动作。
5. 可编程死区时间：通过 DT 引脚可灵活设置死区时间，避免上下桥臂直通，提高系统安全性。
6. 安全认证：计划获得多项安全相关认证，如 DIN EN IEC 60747 - 17（VDE 0884 - 17）、UL 1577 和 CQC 认证等，符合相关安全标准。

二、引脚配置与功能

UCC21222采用16引脚SOIC封装，各引脚功能如下：	引脚名称	引脚编号	类型	描述
DIS	5	I	高电平使能时禁用两个驱动器输出，低电平使能时启用两个输出。未使用时建议接地以提高抗噪性，浮空时内部上拉。连接微控制器时建议使用 RC 滤波器。
DT	6	I	用于配置死区时间，可通过不同的电阻连接方式设置最小死区时间或实现输出互锁。不建议使用大于 1nF 的陶瓷电容旁路该引脚。
GND	4	G	初级侧接地参考，所有初级侧信号均以此为参考。
INA	1	I	A 通道输入信号，具有 TTL/CMOS 兼容输入阈值，浮空时内部下拉。建议使用 RC 滤波器过滤高频噪声。
INB	2	I	B 通道输入信号，具有 TTL/CMOS 兼容输入阈值，浮空时内部下拉。建议使用 RC 滤波器过滤高频噪声。
OUTA	15	O	驱动器 A 的输出，通过栅极电阻连接到 A 通道晶体管的栅极。
OUTB	10	O	驱动器 B 的输出，通过栅极电阻连接到 B 通道晶体管的栅极。
VCCI	3、8	P	初级侧电源电压，使用低 ESR/ESL 电容就近接地去耦。
VDDA	16	P	驱动器 A 的次级侧电源，使用低 ESR/ESL 电容就近接地去耦。
VDDB	11	P	驱动器 B 的次级侧电源，使用低 ESR/ESL 电容就近接地去耦。
VSSA	14	G	次级侧 A 通道接地参考。
VSSB	9	G	次级侧 B 通道接地参考。

三、规格参数

1. 绝对最大额定值

在使用 UCC21222 时，需注意其绝对最大额定值，超出这些范围可能会导致器件永久性损坏。例如，VCCI 至 GND 的输入偏置电源电压范围为 -0.3V 至 6V，VDDA、VDDB 至 VSS 的输出偏置电源电压范围为 -0.3V 至 30V 等。

2. ESD 额定值

该器件的人体模型（HBM）静电放电额定值为 ±2000V，带电设备模型（CDM）为 ±1000V，在使用和处理过程中需注意静电防护。

3. 推荐工作条件

推荐的 VCCI 输入偏置引脚电源电压为 3.0V 至 5.5V，VDDA、VDDB 输出偏置电源电压为 9.2V 至 25V，结温范围为 -40°C 至 150°C。在这些条件下使用，可确保器件的最佳性能和可靠性。

4. 绝缘规格

UCC21222 具有良好的绝缘性能，外部间隙（CLR）和爬电距离（CPG）均大于 4mm，内部间隙（DTI）大于 17µm，比较漏电起痕指数（CTI）大于 400V 等。其最大重复峰值隔离电压（VIORM）为 1200VPK，最大隔离工作电压（VIOWM）为 850VRMS（交流）和 1200VDC（直流）等。

四、应用与设计

1. 应用场景

UCC21222 适用于多种应用场景，如车载电池充电器、高压 DC - DC 转换器、汽车 HVAC 和车身电子等。其灵活的配置方式和强大的驱动能力，能够满足不同应用的需求。

2. 典型应用电路

以半桥配置为例，UCC21222 可用于同步降压、同步升压、半桥/全桥隔离拓扑和三相电机驱动等多种流行的功率转换器拓扑中。在设计典型应用电路时，需要注意以下几个关键步骤：

输入滤波器设计

为了过滤由非理想布局或长 PCB 走线引入的振铃，建议在 INA 和 INB 引脚使用小的输入 (R{IN}-C{IN}) 滤波器。但在选择元件时，需要权衡良好的抗噪性和传播延迟之间的关系。

外部自举二极管和串联电阻选择

自举电容在低侧晶体管导通时通过外部自举二极管由 VDD 充电，因此建议选择高电压、快速恢复二极管或具有低正向压降和低结电容的 SiC 肖特基二极管，以减少反向恢复损耗和接地噪声反弹。同时，使用自举电阻 (R_{BOOT}) 来限制涌入电流和电压上升斜率。

栅极驱动器输出电阻

外部栅极驱动器电阻 (R{ON}/R{OFF}) 用于限制寄生电感/电容引起的振铃、高电压/电流开关 dv/dt 和 di/dt 以及体二极管反向恢复引起的振铃，同时微调栅极驱动强度，减少电磁干扰（EMI）。需要根据具体的电路参数计算峰值源电流和峰值灌电流，并考虑 PCB 布局和负载电容对其的影响。

栅源电阻选择

建议使用栅源电阻 (R{GS}) ，在栅极驱动器输出未供电且处于不确定状态时，将栅极电压拉低至源极电压，同时减轻米勒电流引起的 dv/dt 导通风险。该电阻的大小通常在 5.1kΩ 至 20kΩ 之间，具体取决于功率器件的 Vth 和 (C{GD}/C_{GS}) 比值。

栅极驱动器功率损耗估算

栅极驱动器子系统的总损耗 (P{G}) 包括 UCC21222 的功率损耗 (P{GD}) 和外围电路的功率损耗。 (P{GD}) 可通过静态功率损耗 (P{GDQ}) 和开关操作损耗 (P_{GDO}) 两部分估算。需要根据具体的电路参数和工作条件进行计算。

结温估算

通过公式 (T{J}=T{C}+Psi{JT} × P{GD}) 可以估算 UCC21222 的结温，其中 (T{C}) 为 UCC21222 外壳顶部温度，(Psi{JT}) 为结到顶部的特征参数。准确估算结温有助于确保器件在安全的温度范围内工作。

电容选择

VCCI、VDDA 和 VDDB 的旁路电容对于实现可靠性能至关重要。建议选择具有足够电压额定值、温度系数和电容公差的低 ESR 和低 ESL 表面贴装多层陶瓷电容器（MLCC）。同时，需要考虑 DC 偏置对 MLCC 实际电容值的影响。

死区时间设置

对于采用半桥的功率转换器拓扑，上下晶体管之间的死区时间设置对于防止动态开关期间的直通至关重要。UCC21222 的死区时间设置取决于 DT 引脚配置，但实际系统中的死区时间还受外部栅极驱动导通/关断电阻、DC - Link 开关电压/电流以及负载晶体管输入电容等因素的影响。可通过公式 (DT{setting}=DT{Req}+T{F_Sys}+T{R_Sys}+T_{D(on)}) 来选择合适的死区时间。

3. 输出级负偏置应用电路

当非理想 PCB 布局和长封装引脚引入寄生电感时，功率晶体管的栅源驱动电压可能会出现振铃，存在意外导通甚至直通的风险。应用负偏置是一种常见的解决方案，常见的实现方式有：

• 使用齐纳二极管的隔离电源输出级负偏置：通过齐纳二极管设置负偏置电压，但需要两个电源，且存在稳态功耗。
• 使用两个电源的负偏置：提供更大的正负轨电压设置灵活性，但需要更多的电源。
• 单电源和栅极驱动路径中齐纳二极管的负偏置：成本和设计工作量较低，但负栅极驱动偏置受占空比影响，且高侧需要一定的导通时间来刷新自举电容。

五、布局要点

为了实现 UCC21222 的最佳性能，PCB 布局至关重要。以下是一些关键的布局要点：

1. 元件放置

• 低 ESR 和低 ESL 电容应靠近器件连接在 VCCI 和 GND 引脚以及 VDD 和 VSS 引脚之间，以支持外部功率晶体管导通时的高峰值电流。
• 为避免开关节点 VSSA（HS）引脚出现大的负瞬变，应尽量减小顶部晶体管源极和底部晶体管源极之间的寄生电感。
• 死区时间设置电阻 (R_{DT}) 及其旁路电容应靠近 UCC21222 的 DT 引脚放置。
• 连接 DIS 引脚到微控制器时，建议使用 ≈1nF 低 ESR/ESL 电容就近旁路。

  2. 接地考虑

  将对晶体管栅极进行充放电的高峰值电流限制在最小的物理区域内，以降低环路电感，减少晶体管栅极端子上的噪声。栅极驱动器应尽可能靠近晶体管放置。同时，注意包含自举电容、自举二极管、本地 VSSB 参考旁路电容和低侧晶体管体/反并联二极管的高电流路径，尽量减小该环路的长度和面积。

  3. 高压考虑

  为确保初级侧和次级侧之间的隔离性能，应避免在驱动器器件下方放置任何 PCB 走线或铜箔，建议使用 PCB 切口。对于半桥或高侧/低侧配置，应尽量增加高低侧 PCB 走线之间的爬电距离。

  4. 热考虑

  当驱动电压高、负载重或开关频率高时，UCC21222 可能会消耗大量功率。合理的 PCB 布局有助于将器件的热量散发到 PCB 上，最小化结到板的热阻（(theta_{JB})）。建议增加连接到 VDDA、VDDB、VSSA 和 VSSB 引脚的 PCB 铜面积，优先考虑最大化与 VSSA 和 VSSB 的连接。

六、总结

UCC21222 隔离式双通道栅极驱动器以其丰富的特性、广泛的应用场景和灵活的设计方式，为电力电子工程师提供了一个强大的工具。在设计过程中，我们需要深入了解其规格参数、引脚功能和应用要点，合理选择元件和优化 PCB 布局，以确保系统的性能和可靠性。同时，随着技术的不断发展，我们也需要关注 UCC21222 的最新特性和应用案例，不断提升自己的设计水平。

大家在使用 UCC21222 的过程中遇到过哪些问题呢？又是如何解决的？欢迎在评论区分享你的经验和见解。