0.2nm工艺节点的背后需要“背面供电”支撑

电子发烧友网报道（文/梁浩斌）半导体制程在近几年摩尔定律失效的声音中依然高歌猛进，最近韩国半导体工程师学会ISE在2026半导体技术路线图中，预测了未来15年的半导体工艺演进路径，表示2040年将实现0.2nm工艺节点。

而随着芯片工艺节点的推进，芯片供电面临越来越多问题，所以近年英特尔、台积电、三星等厂商相继推出背面供电技术，旨在解决工艺节点不断推进下，芯片面临的供电困境。

正面供电面临物理极限

在半导体技术发展的历程中，传统的正面供电架构一直是芯片设计的普遍解法。在这种架构中，VDD/GND和信号互连共享晶圆正面的金属层资源，通过多层金属互连实现电力传输和信号路由的功能集成。然而，随着工艺节点不断向更小尺度演进，这种传统架构正面临前所未有的结构性困境。
​
当前先进工艺节点的供电挑战主要体现在三个方面：首先是IR 压降问题的急剧恶化，在 3nm 以下工艺中，传统供电技术可能导致高达 50% 的电压降，严重影响晶体管的可靠性和性能；其次是布线资源的严重拥堵，在 5nm 工艺节点，电源基础设施消耗了近 40% 的可用布线资源，而金属间距缩小到 24nm 时，IR 压降比前一代技术节点增加 45%；第三是信号完整性的挑战，电源和信号共享布线资源导致电磁干扰加剧，影响信号质量和时序收敛。​
这些挑战的根本原因在于传统架构的物理极限。随着晶体管尺寸的缩小，为了保证足够的电流传输能力，电源轨的宽度无法按比例缩小，目前电源轨的宽度约为其他逻辑单元组件的三倍，成为逻辑密度缩放的主要障碍。同时，在先进工艺节点中，互连电阻的增加速度远超晶体管性能的提升速度，使得传统的二维平面供电架构难以满足高性能芯片的需求。

背面供电架构核心

背面供电非常直白地形容了供电架构的转变，那就是将晶圆正面的供电网络转移到晶圆背面，实现了电源与信号的物理分离。

背面供电架构的核心主要是在空间、供电路径、材料等方面带来新的优势。首先在空间上，背面供电将 VDD/GND 电源网络从晶圆正面转移到背面通过光刻和蚀刻加工，使用更粗、更短的金属层，而晶圆正面仅保留信号布线功能。背面金属层设计是整个技术架构的基础，在典型的背面供电方案中，电源网络被迁移到晶圆背面，使用专门设计的背面金属层（通常为 M1-M3 层）进行供电线路的布局。这些背面金属层具有显著的物理优势：线宽可以比正面金属层宽 2-3 倍，厚度也相应增加，从而大幅降低了电阻值。根据 IMEC 的研究数据，背面使用的粗金属线相对便宜，不仅降低了制造成本，还减少了对昂贵 EUV 光刻步骤的依赖。

路径也实现了优化，通过纳米级硅通孔（nano-TSV）垂直连接背面电源与正面晶体管，实现垂直供电，供电路径长度减少 60%-80%；比如英特尔PowerVia 技术在垂直互连设计方面采用了创新的方法，在每个标准单元中嵌入纳米级硅通孔，实现了高效的功率分配。这种设计不仅提高了供电效率，还为芯片设计提供了更大的灵活性。

材料方面，晶圆背面可部署更厚的金属层，线宽提升约 2-3 倍，电阻降低 40%-60%，从而显著改善 IR 压降问题。但另一方面，还需要将硅晶圆进一步减薄，过程中要保证晶圆的平整度和结构完整，同时避免机械应力等导致晶圆变形。

通过这一系列的革新，背面供电带来了非常大的优势，首先是供电效率大幅提升，通过缩短供电路径和降低电阻，实现了 85% 的片上 IR 压降降低和 30% 的片外电压降改善；二是布线资源的有效释放，正面金属层 100% 用于信号传输，绕线长度缩短 15%-20%，标准单元利用率从 75% 提升至 85%-90%；三是信号完整性的显著改善，电源与信号彻底分离，有数据显示串扰可减少42%，为高频、高速信号传输提供了更好的电磁环境。

三巨头进展

目前在背面供电技术上，走在最前的玩家就是英特尔、台积电和三星，其中量产节奏最快的是英特尔，PowerVia技术已经在2024年底推出的20A节点小规模试产，而18A节点也在2025年全面量产，领先优势明显。

台积电的Super Power Rail (SPR)预计会在2026年底的A16节点上量产，2025年据称已完成测试芯片验证；三星背面供电技术目前仍处于测试阶段，目标是在2027年的SF2Z节点量产推出。

从架构上看，英特尔PowerVia的设计更加强调模块化集成，采用网格化的nano-TSV阵列将晶圆背面的供电网络与晶体管VDD/GND连接，但TSV密度相对保守，约每平方微米上百个，以平衡加工复杂性和热应力。

相对来看，台积电SPR更重视密度，每个晶体管的VDD/GND终端均通过独立nano-TSV直接接入背面，TVS间距缩短至亚10nm级别，支持更高密度的布线。但高密度带来的是对准精度要求更高，台积电SPR依赖EUV多重曝光保障精度，成本也更高。

三星背面供电技术类似英特尔PowerVia，但更重视可靠性，通过可动态调整的TVS宽度，缓解了晶圆背面加工中可能出现的翘曲现象。不过TVS密度相对SPR更低，略高于PowerVia。


小结：

随着各家背面供电技术在2026年开始全面量产，作为半导体行业迈向2nm节点的关键技术之一，这将会驱动AI算力以及移动设备性能的新一轮提升，为AI应用拓展带来高算力、低能耗底层支撑。预计到到2030年，背面供电将占据先进节点产量的50%以上，而未来0.2nm工艺节点同样还需要背面供电技术，以突破功耗墙维持摩尔定律的演进。