深入剖析NCV51561：5kVrms 4.5 - A/9 - A隔离双通道栅极驱动器

在电子设计领域，栅极驱动器是驱动功率MOSFET和SiC MOSFET等功率开关的关键组件。今天要给大家详细介绍的是安森美（onsemi）的NCV51561隔离双通道栅极驱动器，它具备诸多出色特性，能满足多种应用场景的需求。

文件下载：NCV51561-D.PDF

产品概述

NCV51561是一款隔离双通道栅极驱动器，源极和灌极峰值电流分别可达4.5 - A和9 - A，专为快速开关设计，可用于驱动功率MOSFET和SiC MOSFET功率开关。它具有短且匹配的传播延迟，输入到每个输出之间有5kVrms的内部电流隔离，两个输出驱动器之间有内部功能隔离，允许最高1500VDC的工作电压。该驱动器可用于双低端、双高端开关或半桥驱动器的任何可能配置，还具备可编程死区时间功能。

关键特性

强大的输出电流能力

具有4.5A峰值源电流和9A峰值灌电流输出能力，能够为功率开关提供足够的驱动电流，确保开关的快速导通和关断。

灵活的驱动配置

支持双低端、双高端或半桥栅极驱动，可根据不同的应用需求进行灵活配置。

独立的欠压锁定保护

两个输出驱动器都有独立的欠压锁定（UVLO）保护功能，当电源电压低于设定的阈值时，能及时关闭驱动器输出，保护电路安全。

宽输出电源电压范围

输出电源电压范围为6.5V至30V，针对MOSFET和SiC MOSFET分别有不同的UVLO阈值，如5V和8V用于MOSFET，13V和17V用于SiC。

高共模瞬态抗扰度

共模瞬态抗扰度（CMTI）大于200V/ns，能有效抵抗共模干扰，保证在复杂电磁环境下的稳定工作。

可编程功能

用户可通过ANB引脚选择单输入或双输入模式，还能设置使能或禁用模式；同时，死区时间也可通过外部电阻进行编程设置。

安全认证

符合AEC - Q100汽车应用要求，具备5kVrms隔离1分钟（符合UL1577要求）、8000VPK加强隔离电压（符合VDE0884 - 11要求）、CQC认证（符合GB4943.1 - 2011）和SGS FIMO认证（符合IEC 62386 - 1），并且是无铅器件。

典型应用

NCV51561适用于多种应用场景，包括车载充电器、xEV DC - DC转换器、牵引逆变器和充电站等。这些应用都对驱动器的性能和可靠性有较高要求，NCV51561凭借其出色的特性能够很好地满足需求。

引脚功能及配置

引脚描述

• INA和INB：通道A和B的逻辑输入引脚，内部有下拉电阻连接到GND。
• VDD：输入侧电源电压引脚，建议在VDD和GND之间放置旁路电容。
• GND：输入侧接地引脚，所有输入侧信号都以此引脚为参考。
• ENA/DIS：逻辑输入引脚，在使能版本中，高电平使能两个输出通道；在禁用版本中，高电平禁用两个输出通道。
• DT：可编程死区时间输入引脚，根据引脚电压提供三种工作模式。
• ANB：逻辑输入引脚，用于改变输入信号配置，高电平时OUTA和OUTB为INA PWM输入信号的互补输出。
• VSSB和VSSA：通道B和A的接地引脚。
• OUTB和OUTA：通道B和A的输出引脚。
• VCCB和VCCA：输出通道B和A的电源电压引脚，建议在VCCB和VSSB、VCCA和VSSA之间放置旁路电容。

输入信号配置

用户可通过ANB引脚设置输入信号配置，有四种操作模式可供选择，包括双输入双输出使能/禁用模式和单输入双输出使能/禁用模式。未使用的输入引脚应连接到GND以提高抗噪能力。

保护功能

欠压锁定保护

NCV51561为初级侧的VDD和次级侧的VCCA、VCCB提供欠压锁定（UVLO）保护功能。当VDD电源电压大于指定的欠压锁定阈值电压，且ENA/DIS引脚处于相应的使能或禁用状态时，栅极驱动器才能正常工作。同时，每个通道的输出驱动器都有独立的UVLO保护，只有当次级侧的通道电源电压大于指定的UVLO阈值时，输出才能根据输入信号正常工作。

交叉导通保护

在半桥类型的死区时间（DT）控制模式下，交叉导通保护可防止高端和低端开关同时导通，避免短路损坏。通过可编程死区时间控制，可根据不同需求设置死区时间，当DT引脚开路时，不允许两个驱动器输出之间的交叉导通，最小死区时间典型值为10ns；当DT引脚连接外部电阻（RDT）时，死区时间可根据RDT的值进行调整；当DT引脚连接到VDD时，允许两个输出之间的重叠。

应用信息

电源供应建议

在开关导通期间，输出到栅极的电流从VCCA和VCCB电源引脚获取。因此，VCCA和VCCB引脚应使用电容进行旁路，电容值至少为栅极电容的十倍，且不小于100nF，并尽可能靠近器件放置，以实现去耦。建议使用两个电容，一个100nF的陶瓷表面贴装电容靠近器件引脚，另一个几微法的表面贴装电容与之并联。

输入级设计

NCV51561的输入信号引脚（INA、INB、ANB和ENA/DIS）基于TTL兼容输入阈值逻辑，与VDD电源电压无关。逻辑电平兼容输入的典型高、低阈值分别为1.6V和1.1V。为减少系统噪声和接地反弹的影响，建议在输入信号引脚上添加RC滤波器，其中RIN的范围为0至100Ω，CIN为10pF至100pF。

输出级设计

NCV51561的输出驱动器级具有上拉和下拉结构。上拉结构由PMOS级组成，可确保将输出拉至VCC电平；下拉结构由NMOS器件组成。在25°C时，上拉和下拉开关的输出阻抗典型值可提供约+4.5A和 - 9A的峰值电流，在125°C时，最小灌电流和源电流分别为 - 7A和 + 2.6A。

驱动电流能力考虑

峰值源电流和灌电流能力应大于平均电流。可根据所需的栅极电荷QG和开关时间tSW - ON/OFF计算所需的驱动器电流额定值。在导通时，源电流应满足 (I{SOURCE} geq 1.5 × frac{Q{G}}{t{SW,ON}})；在关断时，灌电流应满足 (I{SINK} geq 1.5 × frac{Q{G}}{t{SW,OFF}})。

栅极电阻考虑

栅极电阻的大小可用于减少寄生电感和电容引起的振铃电压，但会限制栅极驱动器输出的电流能力。可通过公式 (I{SINK}=frac{V{CC}-V{OL}}{R{G, OFF}}) 和 (I{SOURCE}=frac{V{CC}-V{OH}}{R{G, ON}}) 计算由导通和关断栅极电阻引起的电流能力限制值。

输出级负偏置应用

对于SiC MOSFET的应用，栅极驱动器需要能够提供+20V和 - 2V至 - 5V的负偏置，同时具备最小输出阻抗和高电流能力。可通过使用两个隔离偏置电源或在隔离电源上使用齐纳二极管来实现负偏置。负偏置可提高SiC MOSFET的抗噪能力，减少振铃电压。

PCB布局指南

为提高设计的开关特性和效率，在进行PCB布局时应考虑以下几点：

• 组件放置：保持输入/输出走线尽可能短，减少布局中寄生电感和电容的影响，避免使用过孔；电源旁路电容和栅极电阻应尽可能靠近栅极驱动器放置；栅极驱动器应靠近开关器件，以减少走线电感，避免输出振铃。
• 接地考虑：在高速信号层下方设置实心接地平面，在VSSA和VSSB引脚旁边设置实心接地平面，并使用多个VSSA和VSSB过孔，以减少寄生电感，最小化输出信号的振铃。
• 高压（VISO）考虑：为确保初级和次级侧之间的隔离性能，不要在驱动器器件下方放置任何PCB走线或铜箔，建议进行PCB切割，以避免可能影响NCV51561隔离性能的污染。

总结

NCV51561作为一款高性能的隔离双通道栅极驱动器，凭借其强大的输出电流能力、灵活的驱动配置、丰富的保护功能和可编程特性，在汽车电子、工业控制等领域具有广泛的应用前景。在实际设计中，电子工程师需要根据具体的应用需求，合理选择驱动器的参数和配置，同时注意PCB布局等细节，以充分发挥NCV51561的性能优势。大家在使用过程中遇到过哪些问题呢？欢迎在评论区交流分享。