0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

半导体“封装过程”工艺技术的详解;

爱在七夕时 来源:爱在七夕时 作者:爱在七夕时 2025-11-11 13:31 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

【博主简介】本人“爱在七夕时”,系一名半导体行业质量管理从业者,旨在业余时间不定期的分享半导体行业中的:产品质量、失效分析、可靠性分析和产品基础应用等相关知识。常言:真知不问出处,所分享的内容如有雷同或是不当之处,还请大家海涵。当前在各网络平台上均以此昵称为ID跟大家一起交流学习!

半导体的典型封装工艺流程包括芯片减薄、芯片切割、芯片贴装、芯片互连、成型固化、去飞边毛刺、切筋成型、上焊锡、打码、外观检查、成品测试和包装出库,涵盖了前段(FOL)、中段(EOL)、电镀(plating)、后段(EOL)以及终测(final test)等多个关键环节。

而我们常说的半导体封装就是将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的这一过程。在这个封装过程中,首先是来自晶圆前道工艺的晶圆通过划片工艺后被切割为小的晶片(Die),然后将切割好的晶片用胶水贴装到相应的基板(引线框架)架的小岛上,再利用超细的金属(金锡铜铝)导线或者导电性树脂将晶片的接合焊盘(Bond Pad)连接到基板的相应引脚(Lead),并构成所要求的电路;然后再对独立的晶片用塑料外壳加以封装保护,塑封之后还要进行一系列操作,封装完成后进行成品测试,通常经过入检Incoming、测试Test和包装Packing等工序,最后入库出货。

接下来,我要跟大家分享的就是半导体封装工艺的过程。本人特意用了大量图片和现场工程经验来分享,希望大家能深刻领会到半导体封装工艺的魅力。

一、半导体产业链情况

wKgZO2kSyhmARSUuAADPIqAW-jI267.jpg

半导体链中的集成电路封装

二、半导体封装的层级

wKgZPGkSyhmAXl4LAAENK1rfOvE859.jpg

电子包装体系—包装层次结构

三、集成电路封装(IC Packaging)的目的

1、Mechanic Protection for Chip 保护晶片

2、Power & Singal Transportation 与外脚连接

3、Heat Dissipation 提供散热

4、Assist Testing and Mounting 方便测试与上板

四、半导体封装的功能与目的

1、提供电气传导路径(包括金线、引线框架及铜导线),让微细的集成电路彼此做连结

wKgZO2kSyhqASRo1AACPOPlrJWg032.jpg

2、保护IC晶片不受外力的破坏

3、避免湿气渗透到IC内部

4、提供IC晶片散热路径

wKgZPGkSyhqAK_RzAABr8K8nnzk617.jpg

五、集成电路封装的分类

1、IC构装种类依其上板方式之差异,则可区分为:

(1) PTH (Pin Through Hole) 封装

(2)SMT ( Surface Mount Technology)封装

2、若以外连接脚之几何外观作分类则有,直立脚、海鸥脚、J-Lead、球型脚与Leadless等五种。

3、单就IC外面之封装材料而言, 又可分为陶瓷、 塑胶两类主要封装方式。

六、集成电路(IC)封装的分类

SMT (Surface Mount Technology)

PTH (Pin Through Hole)

wKgZO2kSyhqAJja5AABjLGUlETA269.jpg

IC元件上板模式

wKgZPGkSyhuAXIkMAABo0V-1soE721.jpgwKgZO2kSyhuAeiENAACYQBqePdg247.jpg

七、集成电路封装的发展趋势

1、ASE Package Trajectory

wKgZPGkSyhuAZza3AADQ6oIfye4138.jpg

2、Lead Frame Package

Lead frame package 是以金属(导线架)为基板,并将晶片黏于导线架上进而进行引线键合,封胶及成型所完成的半导体封 装 体 称 为 Lead frame package。

3、P‐DIP封裝

wKgZO2kSyhuAYHENAAC4mwoxCes289.jpgwKgZPGkSyhyAJWLUAAByPi3tRqE165.jpg

4、QFP Package

wKgZO2kSyhyAFPbVAAC6CSJ-SUU338.jpg

5、SOP vs QFP

wKgZPGkSyhyAdRnzAACzNCRDWmM784.jpg

四方扁平封装IC

6、Lead Frame 各部名称介绍

wKgZO2kSyhyALUCJAADA30GH68o043.jpg

7、Lead-frame Structure

wKgZPGkSyh2ASUTWAADLFQIuHDM207.jpg

目前塑胶封装佔有九成以上之市场,塑胶构装方式之主要制程:

(1)封装前晶圆处理 (Back Grinding & Wafer Mount)

(2)晶圆切割(Dicing)

(3)固晶(Die Bonding)

(4)引线键合(Wire Bonding)

(5)封胶(Molding)

(6)去胶去纬(Dejunk/Deflash)

(7)盖印(Marking)

(8)电镀(Plating)

(9)剪切成型(Trim/Form)

(10)检测(Testing)

八、集成电路(IC)封装的过程

1、封裝前晶圆处理

(Wafer Testing / Back Grinding /Back Grinding& Wafer Mount)

- 晶圆在晶圆厂生产后厚度约在675µm左右,因考虑封裝的包裝产品厚度而必須加以研磨成540µm / 380µm / 280µm / 200µm或者不做研磨,依厚度之不同,亦可考虑一次或二次磨。

Wafer Grinding

Purpose: To reduce wafer thickness depending onthe package type the wafer will be built into.

wKgZO2kSyh2ABpa1AAB0m7zTZvo165.jpg

2、晶圆切割(Die Saw)

晶圆切割的目的, 主要是要将晶圆上的每一顆晶粒加以完全(100%)切割分离,首先將晶圆贴片( Wafer Mount )送至晶圆切割机, 以圆形鉅切刀进行切割,切割完成后一颗颗晶粒即井然有序地排列於晶圆蓝膜上, 且经由蓝膜张力与框架之支撑,晶粒可完全分离不致发生碰撞同时易于搬运。

Wafer Saw

Purpose: To cut the wafer according to the die sizes.

wKgZPGkSyh2AXyxBAABsXZvENDM586.jpg

3、固晶(Die Bonding)

固晶的目的,主要是要将上一站切割完成之晶粒置放于导线架上,並利用环氧树脂(业界俗称银胶)或热固共晶( eutetic)接著(热固式温度大约在400℃ ~500℃ )等方式加以黏著固定于导线架之晶座(Die Pad)上。

Die Attach

Purpose: To attah the die to the lead frame ( pad) using epoxy.

wKgZO2kSyh2Ae3bvAABz8CsAhA8949.jpg

Epoxy

(1)Component : Resin (liquid)

(2)Purpose : Attach dice on L/F pad

(3)Properties : Needs to store under - 40℃ and thaw for 30 minutes (min.) beforeusing.

wKgZPGkSyh2AVHw5AAB0trH5xiA801.jpg

(1)Die Bonder

wKgZO2kSyh6ATmgaAADseMEs9LA374.jpg

(2)Die Pick-Up

wKgZPGkSyh6AAfhcAADMEbkfg7s147.jpg

(3)Die Pick & Attach

wKgZO2kSyh6AU4x3AACWkALqBto519.jpg

4、引线键合( Wire Bonding)

引线键合的目的,是要將晶粒上的讯号点,以金属线(通常微金线)连接到导线架的内引脚,藉此将IC的讯号传递到外界, 焊线又分成金线 /铝线 / 铜线,引线所用之金线直径从25µm到50µm。

(1)Ball Bond (球焊)

wKgZPGkSyh6ADfT8AADp2hzBFGo535.jpgwKgZO2kSyh-AET3vAAD1wl_w47w326.jpg

(2)Wire bonding

Purpose: To connect the die and the leads using Goldwire.

wKgZPGkSyh-AYRysAAB7mPpSKQ4639.jpg

(3)Gold Wire

1.Component : 99.99% gold

2 Diameter: 0.7 ~ 2.0 mil (Thinner than hair)

3.Function : To connect the die and the leads.

wKgZO2kSyh-AK8lcAABzp8Ekooo566.jpg

(4)Wire Bonding M/C

wKgZPGkSyiCAVii5AADxMA6Aab8888.jpg

5、封胶(Moldiing)

封胶最主要是要将晶粒与外界隔离,以避免其上与外连接讯号之金线被破坏, 同时亦需具有防止湿气进入之功能,以避免产生腐蚀与讯号破坏。其过程是将完成焊线之导线架置放于治具框架上,並加以预热,再将此框架放入压模机之封装模具,並将半熔融态之环氧樹脂注入模具中, 待冷卻硬化后即可取出。

(1)Moldiing

wKgZO2kSyiCACyTvAAEMPNqE5oo663.jpg

(2)Mold

Purpose: To encapsulate the wire bonded die to protect from moisture and physical damage.

wKgZPGkSyiCACJ_KAACnalJS8vI347.jpg

(3)Molding Equipment

wKgZO2kSyiGAYuV0AADRq4vB02M276.jpg

(4)Mold Compound

A:Component : Resin (solid)

B:Purpose : Encapsulate the die for protection against moisture and physical damage.

wKgZPGkSyiGAfxTTAABMhD9WvNU615.jpg

(5)Conventional Mold

wKgZO2kSyiKAZCUtAAE-yEeTWzQ256.jpg

(6)Conventional Mold

Unbalanced Flow (Christmas tree)

wKgZPGkSyiKADGkWAADB1vKu71E144.jpg

(7)Conventional Mold(Gang-Pot Mold)

Schematic of Single Chase

wKgZO2kSyiKAV9JlAAC_sEezgH4420.jpg

(8)Multi-Plunger Mold (Gang-Pot Mold)

Balance Flow

wKgZPGkSyiKATHaoAAEkbggKwgw607.jpg

(9)Molding SAT Inspection

wKgZO2kSyiOAZCiOAADsdd5MEpw141.jpg

30C,60%RH,192hrs,IR*3 SAT result die surface delamination<10%

lead frame delamination <100%

LEVEL 3

6、去胶去纬(Dejunk/Deflash)

去胶去纬是将封胶后残留在导线架上接脚与接脚间之溢胶连同脚间纬桿(Dam Bar)利用Punch之方式一起切除。而Deflash是要清除沾覆於接脚或连接杠表面之废胶薄膜, 昔日有用人工刮除方式,毛刷轮机械刷除,喷砂去除或用高压水(Water Jet)喷净等。但随着Molding与铸模技术之提升Flash量趋少,从有存在亦渐薄化, 故有些过程将Deflash移至电镀过程中,进行强酸清洗过程时将胶膜软化自然脱落。

De-junk / Trim

Purpose: Trim - to cut dam bar

De-junk – to remove side flash.

wKgZPGkSyiOAOW8ZAABkW6tBrYk540.jpg

7、盖印(Marking)

盖印主要是要於封胶体的上表面或背面印制IC型式编号广告牌, 盖印方式分印漆(INK)、镭射( Laser),其中印漆式则考虑不会漏/ 漆,镭射则需控制镭射深度。

Bottom Mark (Ink/Laser)

Purpose: To mark molded units for tracing purposes of the device, lot no, date manufactured, etc.

wKgZO2kSyiOAbnSzAACpwd7CJuo534.jpg

8、电镀(Plating)

为使IC元件成品容易上板(On Board)与配合表面接著技术(SMT)须与IC外接脚上镀上一层锡铅层电镀。因考虑测试机刮锡的问题,锡铅比已从 80% 比 20% 改 为 85% 比 或 90%比10%,且因应欧盟RoHS之实施,目前改善为Pb-free。

(1)Solder Plating

Purpose: To protect external leads from corrosi d on and to have good connection during board mount.

wKgZPGkSyiSAYgYRAACfV_GxlQs030.jpg

(2)Solder Plating Equipment

wKgZO2kSyiSAd3wqAACdS7ULNX0825.jpg

9、剪切成型(Trim/Form)

其主要目的是将导线架上封胶完成的IC体进行外接脚长剪切(Lead Length Triming),弯脚成型(Bending)与分离(Singulation)等工作。沖切弯脚机依导线架是单条或多条( matrix) 之设计方式而有不同的沖切方式(如Punch / roller Bend / cam Form),此站的品质要求为不能有毛边 / 沖切不对称 /平面度管制。而其中平面度在QFP产品尤其重要,至于BGA则有沖切( punch) 及切割( saw)二种方式。

(1)Trimming & Forming

wKgZPGkSyiSAeonZAAD3BZETPRk952.jpg

(2)Form / Singulation

Purpose: To form the shape of the lead (J-bend, gull wing) and detach each unit from the lead frame.

wKgZO2kSyiSAbtxbAABLSYixz78020.jpg

(3)Solid Forming:

Molding 完成后之导线架由 L/F Magazine(线架匣) 送入输送流道侦测方向,衝切外角尖端连接边,切外接腳长度尺寸,再进入下一站作弯脚成型,最終成型,後送入塑胶管盒。

wKgZPGkSyiWAQuwYAABY7jTR-X4605.jpg

(4)Swimming Cam Forming:

Molding 完成后之导线架由 L/F Magazine(线架匣) 送入输送流道侦测方,衝切外角尖端連接边,再进行悬浮摆动凸輪弯脚成型,切外接腳长度尺寸,最终成型,后送入塑胶管盒。

wKgZO2kSyiWAa0CYAABqXNtt5BQ482.jpg

10、测试(Testing/Inspection)

测试的目的主要是要确定经过封装完毕之晶粒是否功能正常与符合规格,检测項目包括:Go / Nogo、外引脚平整性、共面性、引脚曲、电镀层均匀度,胶体完整与盖印清晰度等。

总结一下

在电子信息化产业进一步完善和市场发展过程中,半导体生产企业应尽可能地提升其封装工艺,通过半导体内部封装连接方式相互关系的总结与梳理以及半导体前端制造工艺对整个封装技术应用的影响关系梳理,充分感知半导体封装技术的现阶段应用现状及未来创新方向,为半导体封装技术应用水平的快速提升打下扎实基础。

wKgZPGkQmleAFKcyAAAa5_ewks8159.jpg

免责声明

我们尊重原创,也注重分享。文中的文字、图片版权归原作者所有,转载目的在于分享更多信息,不代表本号立场,如有侵犯您的权益请及时私信联系,我们将第一时间跟踪核实并作处理,谢谢!

审核编辑 黄宇

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 半导体
    +关注

    关注

    339

    文章

    31560

    浏览量

    268024
  • 封装
    +关注

    关注

    128

    文章

    9398

    浏览量

    149267
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    半导体的能带结构与核心掺杂工艺详解

    本文将聚焦半导体的能带结构、核心掺杂工艺,以及半导体二极管的工作原理——这些是理解复杂半导体器件的基础。
    的头像 发表于 12-26 15:05 2621次阅读
    <b class='flag-5'>半导体</b>的能带结构与核心掺杂<b class='flag-5'>工艺</b><b class='flag-5'>详解</b>

    半导体金线键合(Gold Wire Bonding)封装工艺技术简介;

    如有雷同或是不当之处,还请大家海涵。当前在各网络平台上均以此昵称为ID跟大家一起交流学习! 在半导体封装领域,随着电子设备向更高性能、更小尺寸和更轻重量的方向发展,封装技术的重要性日益
    的头像 发表于 12-07 20:58 1382次阅读
    <b class='flag-5'>半导体</b>金线键合(Gold Wire Bonding)<b class='flag-5'>封装工艺技术</b>简介;

    半导体芯片制造技术——“芯片键合”工艺技术详解

    如有雷同或是不当之处,还请大家海涵。当前在各网络平台上均以此昵称为ID跟大家一起交流学习! 作为半导体制造的后工序,封装工艺包含背面研磨(Back Grinding)、划片(Dicing)、芯片键合(Die Bonding)、引线键合(Wire Bonding)及成型(M
    的头像 发表于 12-07 20:49 844次阅读
    <b class='flag-5'>半导体</b>芯片制造<b class='flag-5'>技术</b>——“芯片键合”<b class='flag-5'>工艺技术</b>的<b class='flag-5'>详解</b>;

    热压键合工艺技术原理和流程详解

    热压键合(Thermal Compression Bonding,TCB)是一种先进的半导体封装工艺技术,通过同时施加热量和压力,将芯片与基板或其他材料紧密连接在一起。这种技术能够在微观层面上实现材料间的牢固连接,为
    的头像 发表于 12-03 16:46 3488次阅读
    热压键合<b class='flag-5'>工艺</b>的<b class='flag-5'>技术</b>原理和流程<b class='flag-5'>详解</b>

    半导体封装Wire Bonding (引线键合)工艺技术详解

    如有雷同或是不当之处,还请大家海涵。当前在各网络平台上均以此昵称为ID跟大家一起交流学习! 引线键合技术半导体封装工艺中的一个重要环节,主要利用金、铝、铜、锡等金属导线建立引线与半导体
    的头像 发表于 12-02 15:20 7017次阅读
    <b class='flag-5'>半导体</b><b class='flag-5'>封装</b>Wire Bonding (引线键合)<b class='flag-5'>工艺技术</b>的<b class='flag-5'>详解</b>;

    半导体芯片封装“CoWoS工艺技术”的详解

    【博主简介】本人“ 爱在七夕时 ”,系一名半导体行业质量管理从业者,旨在业余时间不定期的分享半导体行业中的:产品质量、失效分析、可靠性分析和产品基础应用等相关知识。常言:真知不问出处,所分享的内容
    的头像 发表于 12-01 17:51 4376次阅读
    <b class='flag-5'>半导体</b>芯片<b class='flag-5'>封装</b>“CoWoS<b class='flag-5'>工艺技术</b>”的<b class='flag-5'>详解</b>;

    关于先进碳化硅(Sic)功率半导体封装工艺技术详解

    【博主简介】本人“ 爱在七夕时 ”,系一名半导体行业质量管理从业者,旨在业余时间不定期的分享半导体行业中的:产品质量、失效分析、可靠性分析和产品基础应用等相关知识。常言:真知不问出处,所分享的内容
    的头像 发表于 11-20 09:01 2113次阅读
    关于先进碳化硅(Sic)功率<b class='flag-5'>半导体</b><b class='flag-5'>封装工艺技术</b>的<b class='flag-5'>详解</b>;

    半导体“刻蚀(Etch)”工艺技术详解

    如有雷同或是不当之处,还请大家海涵。当前在各网络平台上均以此昵称为ID跟大家一起交流学习! 内外行的朋友都知道:半导体制造过程复杂,工艺流程颇多,特别是前道的“流片”,更是繁琐中的繁琐。本章节要跟大家分享的就是关
    的头像 发表于 11-11 08:06 6881次阅读
    <b class='flag-5'>半导体</b>“刻蚀(Etch)”<b class='flag-5'>工艺技术</b>的<b class='flag-5'>详解</b>;

    半导体先进封装“Bumping(凸点)”工艺技术详解

    如有雷同或是不当之处,还请大家海涵。当前在各网络平台上均以此昵称为ID跟大家一起交流学习! 从事半导体行业的朋友都知道:随着半导体工艺逼近物理极限,传统制程微缩已经无法满足高带宽、低延迟的需求。这时候,先进
    的头像 发表于 11-10 13:41 6466次阅读
    <b class='flag-5'>半导体</b>先进<b class='flag-5'>封装</b>“Bumping(凸点)”<b class='flag-5'>工艺技术</b>的<b class='flag-5'>详解</b>;

    半导体“楔形键合(Wedge Bonding)”工艺技术详解

    如有雷同或是不当之处,还请大家海涵。当前在各网络平台上均以此昵称为ID跟大家一起交流学习! 键合工艺发展经历了从引线键合到混合键合的过程。从上世纪70年代起,其发展历程涵盖了引线键合、倒装、热压贴合、扇出型封装和混合
    的头像 发表于 11-10 13:38 2575次阅读
    <b class='flag-5'>半导体</b>“楔形键合(Wedge Bonding)”<b class='flag-5'>工艺技术</b>的<b class='flag-5'>详解</b>;

    半导体先进封装“重布线层(RDL)”工艺技术详解

    【博主简介】本人“ 爱在七夕时 ”,系一名半导体行业质量管理从业者,旨在业余时间不定期的分享半导体行业中的:产品质量、失效分析、可靠性分析和产品基础应用等相关知识。常言:真知不问出处,所分享的内容
    的头像 发表于 11-10 09:29 4066次阅读
    <b class='flag-5'>半导体</b>先进<b class='flag-5'>封装</b>“重布线层(RDL)”<b class='flag-5'>工艺技术</b>的<b class='flag-5'>详解</b>;

    半导体“光刻(Photo)”工艺技术详解

    如有雷同或是不当之处,还请大家海涵。当前在各网络平台上均以此昵称为ID跟大家一起交流学习! 在半导体行业,光刻(Photo)工艺技术就像一位技艺高超的艺术家,负责将复杂的电路图案从掩模转印到光滑的半导体晶圆上。作为制造过
    的头像 发表于 11-10 09:27 4005次阅读
    <b class='flag-5'>半导体</b>“光刻(Photo)”<b class='flag-5'>工艺技术</b>的<b class='flag-5'>详解</b>;

    SOI工艺技术介绍

    半导体行业持续追求更高性能、更低功耗的今天,一种名为“SOI(Silicon-On-Insulator)”的工艺技术逐渐成为行业焦点。无论是智能手机、自动驾驶汽车,还是卫星通信系统,SOI技术都在幕后扮演着关键角色。
    的头像 发表于 10-21 17:34 3163次阅读
    SOI<b class='flag-5'>工艺技术</b>介绍

    半导体后道制程“芯片键合(Die Bonding)”工艺技术详解

    ,还请大家海涵,如有需要可看文尾联系方式,当前在网络平台上均以“ 爱在七夕时 ”的昵称为ID跟大家一起交流学习! 作为半导体芯片制造的后道工序,芯片封装工艺包含背面研磨(Back Grinding)、划片(Dicing)、芯片键合(Die Bonding)、引
    的头像 发表于 09-24 18:43 3250次阅读
    <b class='flag-5'>半导体</b>后道制程“芯片键合(Die Bonding)”<b class='flag-5'>工艺技术</b>的<b class='flag-5'>详解</b>;

    半导体封装清洗工艺有哪些

    半导体封装过程中的清洗工艺是确保器件可靠性和性能的关键环节,主要涉及去除污染物、改善表面状态及为后续工艺做准备。以下是主流的清洗技术及其应用
    的头像 发表于 08-13 10:51 3387次阅读
    <b class='flag-5'>半导体</b><b class='flag-5'>封装</b>清洗<b class='flag-5'>工艺</b>有哪些