CDC340 是一款高性能时钟驱动器电路,可将一 (A) 输入信号分配给八 (Y) 输出,时钟分配偏斜最小。通过使用控制引脚(1G 和 2G),无论 A 输入如何,输出都可以置于高电平状态。
传播延迟在工厂使用 P0 和 P1 引脚进行调整。这些引脚不适合客户使用,应绑在 GND 上。
CDC340 的工作温度范围为 0°C 至 70°C。
*附件:cdc340.pdf
特性
- 低输出偏斜、低脉冲偏移,适用于时钟分配和时钟生成应用
- TTL 兼容输入和输出
- 将一个时钟输入分配到八个输出
- 分布式V
CC接地引脚可降低开关噪声 - 高驱动输出 (-48mA I
哦, 48毫安 I老) - 最先进的 EPIC-II B^TM的^BiCMOS设计显著降低功耗
- 封装选项包括塑料小轮廓 (DW) 和收缩
参数

1. 产品概述
CDC340是德州仪器(TI)设计的高性能时钟驱动器,采用EPIC-ΙΙB™ BiCMOS工艺,专为低偏移时钟分配优化。核心功能包括:
- 1输入转8输出:单路输入(A)通过控制引脚(1G/2G)可驱动8路输出(1Y1-1Y4、2Y1-2Y4),支持强制输出低电平。
- 低偏移设计:输出间最大偏移(tsk(o))仅 0.5ns,脉冲偏移(tsk(p))0.8ns,适用于高速时钟同步系统。
- 工作温度:0°C至70°C(商用级)。
2. 关键特性
- 电气性能:
- TTL兼容输入/输出,供电范围 4.75V至5.25V(典型5V)。
- 高驱动能力:**±48mA** 输出电流(IOH/IOL)。
- 抗干扰设计:
- 分布式VCC/GND引脚减少开关噪声。
- 工厂校准传播延迟(通过P0/P1引脚,用户需接地)。
- 封装选项:
- 20引脚SOIC(DW)封装,符合RoHS标准。
3. 功能逻辑
- 控制真值表:| 1G/2G | A输入 | 输出状态 |
| --------------------- | --------------------- | ------------------------ |
| L | L/H | 反相输出(低/高) |
| H | X | 强制低电平(L) | - 引脚配置:
- 输入:A(4脚)。
- 控制端:1G(2脚)、2G(3脚)。
- 校准引脚:P0(5脚)、P1(6脚,需接地)。
4. 电气参数
| 参数 | 条件 | 最小值 | 最大值 | 单位 |
|---|---|---|---|---|
| **传播延迟(tPLH/tPHL)** | CL=50pF, VCC=5V | 3.1 | 4.9 | ns |
| **输出偏移(tsk(o))** | - | - | 0.5 | ns |
| **静态电流(ICC)** | 输出高阻态 | - | 3.5 | mA |
5. 应用注意事项
- 布局建议:
- 输入信号过渡时间需 **≤2.5ns**,避免反射干扰。
- 未使用的输入引脚需固定为高/低电平。
- 绝对最大额定值:
- 输入电压范围:**-0.5V至7V**。
- 最大功耗:1.6W(55°C静止空气)。
总结:CDC340是一款高精度时钟分配器件,适用于需严格同步的5V系统设计,其低偏移和灵活控制使其成为高速数字电路的理想选择。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
电路
+关注
关注
173文章
6063浏览量
177443 -
引脚
+关注
关注
16文章
2085浏览量
55114 -
输入信号
+关注
关注
0文章
549浏览量
13105 -
高电平
+关注
关注
6文章
225浏览量
22684 -
时钟驱动器
+关注
关注
0文章
96浏览量
14343
发布评论请先 登录
相关推荐
热点推荐
CDC319带I2C控制接口的1线至10线时钟驱动器数据表
电子发烧友网站提供《CDC319带I2C控制接口的1线至10线时钟驱动器数据表.pdf》资料免费
发表于 08-22 11:51
•0次下载
CDC2351-EP 1线至10线时钟驱动器技术文档总结
CDC2351是一种高性能时钟驱动器电路,可将一个输入 (A) 分配到 10 个输出 (Y),时钟分配的偏斜最小。输出使能 (OE)\ 输入将输出禁用到高阻抗状态。每个输出都有一个内部串联阻尼电阻,以提高负载的信号完整性。该
CDC2351-Q1 1:10时钟驱动器技术文档总结
该CDC2351是一种高性能时钟驱动器电路,可将一个输入 (A) 分配到十个输出 (Y),时钟分配的偏斜最小。输出使能 (OE\) 输入将输出禁用为高阻抗状态。每个输出都有一个内部串联阻尼电阻,以提高负载的信号完整性。该
CDC351 1:10时钟驱动器技术文档总结
CDC351 是一款高性能时钟驱动器电路,可将 1 个输入 (A) 分配到 10 个输出 (Y),时钟分配偏斜最小。输出使能 (OE)\ 输入将输出禁用到高阻抗状态。
CDC536 3.3V锁相环时钟驱动器技术文档总结
CDC536 是一款高性能、低偏斜、低抖动的时钟驱动器。它使用锁相环 (PLL) 来精确地 在频率和相位上,将时钟输出信号与时钟输入 (CLKIN) 信号对齐。具体来说 设计用于同步
CDC208 双路1线至4线时钟驱动器技术文档总结
CDC208包含双时钟驱动器电路,可将一个输入信号扇出到四个输出,时钟分配的偏斜最小(见图2)。该器件还为每个电路提供两个输出使能(OE1\和OE2\)输入,可以强制将输出禁用到高阻抗
CDC341 1线至8线时钟驱动器技术文档总结
CDC341 是一款高性能时钟驱动器电路,可将一 (A) 输入信号分配到八 (Y) 输出,时钟分配偏移最小。通过使用控制引脚(1G 和 2G),无论 A 输入如何,输出都可以置于低电平
CDC329A 时钟驱动器技术文档总结
该CDC329A包含一个时钟驱动器电路,该电路将一个输入信号分配到六个输出,时钟分配的偏斜最小。通过使用极性控制输入(T\/C),可以获得真输出和互补输出的各种组合。
该CDC3
CDC391 时钟驱动器技术文档总结
CDC391 包含一个时钟驱动器电路,该电路分配一个 输入信号到六个输出,时钟分配的偏差最小。 通过使用极性控制 (T\/C) 输入,各种 可以获得真实输出和互补输出的组合。这 output-enable 输入为 用于将输出禁
CDC2536 锁相环时钟驱动器技术文档总结
CDC2536是一款高性能、低偏斜、低抖动的时钟驱动器。它使用锁相环 (PLL) 将时钟输出信号在频率和相位上精确对齐到时钟输入 (CLKIN) 信号。它专门设计用于同步 DRAM 和
CDC2351 1线转10线时钟驱动器技术文档总结
该CDC2351是一种高性能时钟驱动器电路,可将一个输入 (A) 分配到十个输出 (Y),时钟分配的偏斜最小。输出使能 (OE\) 输入将输出禁用为高阻抗状态。每个输出都有一个内部串联阻尼电阻,以提高负载的信号完整性。该

CDC340 1线至8线时钟驱动器技术文档总结
评论