用于杂散信号消除的PLL频率规划
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
adi
+关注
关注
143文章
45773浏览量
240060 -
pll
+关注
关注
6文章
741浏览量
134577 -
杂散信号
+关注
关注
1文章
5浏览量
7143
发布评论请先 登录
相关推荐
DC/DC开关电源的开关频率杂散有什么有效的解决方法吗？
DC/DC开关电源的开关频率杂散有什么有效的解决方法没有？在其后加多级LDO都不能很好的解决。寻找一种能够通过电感或电容的解决方案。开关频率在几百KHz左右的。
发表于 01-08 07:25
AD9779有杂散信号是由什么原因引起的？
请教下各位，我使用FPGA出频率为30MHz的数字信号，数据速率为61.44MHz，给AD9779当输入，AD9779内部做122.88MHz的上变频，则有用信号会在152.88MHz处，但同时会在154.32MHz处有一幅度相
发表于 12-25 06:07
如何确定DDS输出信号频谱中的杂散源
是在系统时钟频率的基波与任何内部分谐波时钟（例如，ADI直接数字频率合成器提供的SYNC_CLK）之间产生的混频产物。
上述杂散噪声的全部已知来源都可根据相对于DDS/DAC输出处基
发表于 12-15 07:38
AD9288中频采样出现很多杂散如何解决？
用AD9288做GPS中频采样，当输入一个中频15MHz -10dBm的电频干扰时，62MHz采样时钟，对62000采样数据做FFT处理，发现幅度谱在干扰频率附近有很多杂散，如何解决？ 求大神帮忙！用AD9218效果一样
发表于 12-12 08:21
AD9467采集信号的杂散如何消除？
各位大牛，请教一下。我现在用AD9467-250，采样时钟用AD9517-3出的200MHz，采集70M、0dBm单音信号。频谱上出现较多的杂散。ADC前端电路按照AD9467手册推荐的设计。ADC
发表于 12-08 06:52
使用AD9783时遇到的杂散问题如何解决？
每隔3KHz存在杂散，无法通过降低信号功率，改变时钟数据相位来改善
更改参考时钟为60MHz,杂散间隔变为15K
更改参考时钟为20MHz
发表于 12-07 07:09
AD9164杂散问题如何解决？
出现一个与基带信号相关的杂散点幅度-50dBm左右，影响了射频输出的Sfdr。具体现象:
输出2.2ghz点频时，杂散点在2.6GHz
输出
发表于 12-04 07:39
为什么AD9164工作在5GHz参考频率时, 输出频谱中有1250MHz和2500MHz的杂散是为什么？
你好，我使用AD9164评估板时，使用参考时钟为5GHz，在输出频率设置为1254MHz时，发现输出频谱中有1250MHz和2500MHz的杂散，请问这是DAC内部产生的吗？另外在AD9164器件
发表于 12-01 12:31
PLL对射频输入信号有什么要求？
PLL对射频输入信号有什么要求？ PLL（Phase Locked Loop）是一种电路，可将输入信号和参考信号的相位和
pll锁相环的作用 pll锁相环的三种配置模式
pll锁相环的作用 pll锁相环的三种配置模式 PLL锁相环是现代电子技术中广泛应用的一种电路，它的作用是将一个特定频率的输入信号转换为固
怎么用pll电路把一个12M的频率倍频到2.4g的？
输出信号。在本文中，我们将探讨如何使用PLL电路将12M的信号倍频到2.4G的信号。 一、PLL电路简介
最麻烦的PLL杂散信号——整数边界杂散
锁相环 (PLL) 和压控振荡器 (VCO) 输出特定频率的RF信号，理想情况下此信号应当是输出中的唯一信号。但事实上，输出中存在干扰杂散
工商网监
评论