据报道,台积电于近期发布的北美技术论坛上披露了A16节点的关键信息,该节点将搭载更多晶体管,以提升计算效率并降低能耗。
据悉,台积电A16工艺节点采用了全新Super PowerRail背面供电技术,相较于英特尔的正面供电技术更为复杂,能够更好地满足AI芯片及数据中心的发展需求。
随着晶体管尺寸减小、密度增加以及堆叠层数增多,为晶体管提供电源和传输数据信号变得愈发困难,需穿越10至20层堆栈,使得线路设计难度大幅提升。
台积电通过采用背面供电技术,将供电线路置于晶体管下方,有效解决了IR压降问题。
IT之家引用台积电官方新闻稿指出,晶体管主要由源极、汲极、通道和闸极四大组件构成。其中,源极为电流进入晶体管的入口,汲极为出口;通道与栅极则分别负责协调电子运动。
相比之下,台积电A16节点制程技术中的电力传输线直接连通源极与汲极,使其比英特尔的背面供电技术更为复杂。台积电表示,此举旨在提升客户芯片的效能。
台积电表示,在同等工作电压(Vdd)下,采用Super PowerRail的A16节点运算速度可比N2P快8~10%;在同样运算速度下,功耗降低15%~20%,芯片密度提升达1.10倍。
-
台积电
+关注
关注
44文章
5788浏览量
174871 -
晶体管
+关注
关注
78文章
10282浏览量
146463 -
传输数据
+关注
关注
1文章
127浏览量
16467
发布评论请先 登录
MediaTek采用台积电2纳米制程开发芯片
看点:台积电在美建两座先进封装厂 博通十亿美元半导体工厂谈判破裂
力旺NeoFuse于台积电N3P制程完成可靠度验证
交流充电桩负载能效提升技术
西门子与台积电合作推动半导体设计与集成创新 包括台积电N3P N3C A14技术
苹果M5芯片量产,采用台积电N3P制程工艺
台积电亚利桑那州晶圆厂启动AMD与苹果芯片生产
台积电熊本工厂正式量产
台积电2纳米制程技术细节公布:性能功耗双提升
台积电2nm制成细节公布:性能提升15%,功耗降低35%
台积电2纳米制程技术细节公布
台积电分享 2nm 工艺深入细节:功耗降低 35% 或性能提升15%!

台积电A16采用背面供电技术,提升运算效能并降低功耗
评论