0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

台积电A16采用背面供电技术,提升运算效能并降低功耗

微云疏影 来源:综合整理 作者:综合整理 2024-05-07 15:49 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

据报道,台积电于近期发布的北美技术论坛上披露了A16节点的关键信息,该节点将搭载更多晶体管,以提升计算效率并降低能耗。

据悉,台积电A16工艺节点采用了全新Super PowerRail背面供电技术,相较于英特尔的正面供电技术更为复杂,能够更好地满足AI芯片及数据中心的发展需求。

随着晶体管尺寸减小、密度增加以及堆叠层数增多,为晶体管提供电源和传输数据信号变得愈发困难,需穿越10至20层堆栈,使得线路设计难度大幅提升。

台积电通过采用背面供电技术,将供电线路置于晶体管下方,有效解决了IR压降问题。

IT之家引用台积电官方新闻稿指出,晶体管主要由源极、汲极、通道和闸极四大组件构成。其中,源极为电流进入晶体管的入口,汲极为出口;通道与栅极则分别负责协调电子运动。

相比之下,台积电A16节点制程技术中的电力传输线直接连通源极与汲极,使其比英特尔的背面供电技术更为复杂。台积电表示,此举旨在提升客户芯片的效能。

台积电表示,在同等工作电压(Vdd)下,采用Super PowerRail的A16节点运算速度可比N2P快8~10%;在同样运算速度下,功耗降低15%~20%,芯片密度提升达1.10倍。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 台积电
    +关注

    关注

    44

    文章

    5788

    浏览量

    174871
  • 晶体管
    +关注

    关注

    78

    文章

    10282

    浏览量

    146463
  • 传输数据
    +关注

    关注

    1

    文章

    127

    浏览量

    16467
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    MediaTek采用2纳米制程开发芯片

    MediaTek 今日宣布,MediaTek 首款采用 2 纳米制程的旗舰系统单芯片(SoC)已成功完成设计流片(Tape out),成为首批
    的头像 发表于 09-16 16:40 896次阅读

    看点:在美建两座先进封装厂 博通十亿美元半导体工厂谈判破裂

    两座先进的封装工厂将分别用于导入 3D 垂直集成的SoIC工艺和 CoPoS 面板级大规模 2.5D 集成技术。 据悉的这两座先进封装厂的选址位于亚利桑那州,紧邻具备 N2 /
    的头像 发表于 07-15 11:38 1579次阅读

    力旺NeoFuse于N3P制程完成可靠度验证

    力旺电子宣布,其一次性可编程内存(One-Time Programmable, OTP)NeoFuse已于N3P制程完成可靠度验证。N3P制程为
    的头像 发表于 07-01 11:38 807次阅读

    交流充电桩负载能效提升技术

    与休眠技术 大功率充电桩(如22kW)采用模块化设计,根据需求启用部分模块,轻载时关闭冗余模块,减少待机功耗(<2W); 集成低功耗MCU与传感器,无车辆连接时进入深度休眠模式,
    发表于 05-21 14:38

    西门子与合作推动半导体设计与集成创新 包括N3P N3C A14技术

    西门子和在现有 N3P 设计解决方案的基础上,进一步推进针对台 N3C 技术的工具认证
    发表于 05-07 11:37 1307次阅读

    加速美国先进制程落地

    近日,在美国举行了首季董事会,对外透露了其在美国的扩产计划。
    的头像 发表于 02-14 09:58 866次阅读

    苹果M5芯片量产,采用N3P制程工艺

    工艺——N3P。与前代工艺相比,N3P在性能上实现了约5%的提升,同时在功耗方面降低了5%至10%。这一显著的进步意味着,搭载M5芯片的设备将能够提供更强大的处理能力,同时拥有更出色的电池续航能力。 除了制程工艺的
    的头像 发表于 02-06 14:17 1265次阅读

    AMD或首采COUPE封装技术

    知名分析师郭明錤发布最新报告,指出台在先进封装技术方面取得显著进展。报告显示,的COU
    的头像 发表于 01-24 14:09 1230次阅读

    总营收超万亿,AI仍是最强底牌!

    1月16日,全球半导体制造龙头厂商发布2024年第四季度财报,净营收达到8684.6 亿新台币,同比增长 38.8%,环比增长 14.3%。  同时,
    的头像 发表于 01-21 14:36 1004次阅读
    总营收超万亿,AI仍是<b class='flag-5'>台</b><b class='flag-5'>积</b><b class='flag-5'>电</b>最强底牌!

    亚利桑那州晶圆厂启动AMD与苹果芯片生产

    消息若属实,意味着在美国的这座先进晶圆厂目前至少承担着三款重要芯片的生产任务。其中包括为iPhone 15和iPhone 15 Plus智能手机提供的苹果A16仿生芯片,为苹果智
    的头像 发表于 01-10 15:19 1073次阅读

    熊本工厂正式量产

    了重要一步。据悉,该工厂将生产日本国内最先进的12-28纳米制程逻辑芯片,供应给索尼等客户。这一制程技术在当前半导体市场中具有广泛的应用前景,对于提升日本半导体产业的竞争力具有重要意义。
    的头像 发表于 12-30 10:19 819次阅读

    2纳米制程技术细节公布:性能功耗提升

    在近日于旧金山举行的IEEE国际电子器件会议(IEDM)上,全球领先的晶圆代工企业揭晓了其备受期待的2纳米(N2)制程技术的详细规格。 据
    的头像 发表于 12-19 10:28 1211次阅读

    2nm制成细节公布:性能提升15%,功耗降低35%

    的显著进步。 在会上重点介绍了其2纳米“纳米片(nanosheets)”技术。据介绍,相较于前代制程,N2制程在性能上提升了15%,
    的头像 发表于 12-18 16:15 1222次阅读

    2纳米制程技术细节公布

    近日,在旧金山举办的IEEE国际电子器件会议(IEDM)上,全球领先的晶圆代工企业揭示了其备受期待的2纳米(N2)制程技术的详尽信息。 据悉,相较于前代制程
    的头像 发表于 12-18 10:35 1231次阅读

    分享 2nm 工艺深入细节:功耗降低 35% 或性能提升15%!

    来源:IEEE 在本月早些时候于IEEE国际电子器件会议(IEDM)上公布了其N2(2nm级)制程的更多细节。该新一代工艺节点承诺实现24%至35%的功耗
    的头像 发表于 12-16 09:57 1903次阅读
    <b class='flag-5'>台</b><b class='flag-5'>积</b><b class='flag-5'>电</b>分享 2nm 工艺深入细节:<b class='flag-5'>功耗</b><b class='flag-5'>降低</b> 35% 或性能<b class='flag-5'>提升</b>15%!