0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

纳米压印光刻技术应用在即,能否掀起芯片制造革命?

Robot Vision 来源:电子发烧友 作者:Sisyphus 2024-03-09 00:15 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

电子发烧友网报道(文/李宁远)提及芯片制造,首先想到的自然是光刻机和光刻技术。而众所周知,EUV光刻机产能有限而且成本高昂,业界一直都在探索不完全依赖于EUV光刻机来生产高端芯片的技术和工艺。纳米压印光刻技术NIL在这条赛道上备受关注,是最有机会率先应用落地的技术路线。

今年早些时候,根据英国金融时报的报道,负责监督新型光刻机开发的佳能高管武石洋明在接受采访时称,采用纳米压印技术的佳能光刻设备FPA-1200NZ2C目标最快在今年开始交付,这一设备的交付将为小型半导体制造商生产先进芯片开辟了一条新的途径。

与此同时,3月5日美光科技公司在一场举办的演讲中表示,将率先支持佳能的纳米压印技术,从而进一步降低生产DRAM存储芯片的单层成本。

从存储芯片开始,纳米压印搅动芯片制造格局

纳米压印,一种新型的微纳加工技术。纳米压印技术通过光刻胶辅助,将模板上的微纳结构转移到待加工材料上的技术,其最早在20世纪90年代中期由华裔科学家周郁发明。单从EUV光刻技术原理来看,想要实现更高的分辨率,无外乎从三个层面着手。一是选用更小波长的光源,二是通过界面材料提高数值孔径NA值,三是获取更低的工艺因子,其中主要的实现手段是缩短光源波长。

但是光学光刻是存在分辨率极限的,缩小波长的每一次实现都伴随技术难度和成本倍增,所以EUV光刻机不仅产能有限而且成本极其高昂。而纳米压印的加工过程不使用可见光或紫外光加工图案,而是使用机械手段进行图案转移,所以能实现的分辨率完全不会受到光学光刻最短曝光波长的物理限制,也不会像EUV需要如此高昂的成本。

在美光科技公司近期的演讲中,也提到了DRAM节点和沉浸式光刻分辨率的问题,“Chop层数量不断增加,这就意味着添加更多的曝光步骤,来取出密集存储器阵列外围的dummy structures。”在光学系统下,受限于技术本身的限制,DRAM层图案已经很难用光刻技术来进行印刷。

“纳米打印方式可以用更精细的方式打印出来,且鉴于纳米压印技术应用成本是沉浸式光刻技术的五分之一,因此是非常不错的解决方案”,美光科技公司坦言。纳米压印分辨率只与模板图案的尺寸相关,已经能做到高于传统光刻的分辨率。

虽然生产速度上会慢上一些,但是用于压印的模板可以反复使用,大大降低了加工成本也方便进行量产。因此美光计划率先支持佳能的纳米压印技术,从而进一步降低生产DRAM存储芯片的单层成本。

存储芯片,的确是目前最契合纳米压印技术的。存储厂商在芯片制造上会更偏重对成本的把控,会放宽对缺陷的要求给予一定的设计余量,可以承受一定的缺陷只要不影响成品率就行。佳能规划的纳米压印设备路线图也是从3D NAND存储芯片开始,逐渐过渡到DRAM,最终实现CPU等逻辑芯片的制造。

凯侠与佳能在纳米压印上的合作也已有多年,SK海力士也从Canon引进纳米压印设备计划在2025年左右使用该设备开始量产3D NAND闪存。三星同样开发了包括纳米压印技术在内多种方案以解决多图案工艺导致的成本上升问题。

佳能社长御手洗富士夫也曾在去年表示,纳米压印光刻技术面世为半导体制造商生产先进芯片开辟了一条新的途径。

随着佳能光刻设备最快今年开始交付,存储芯片与纳米压印技术相结合,该技术能否降低存储厂商对芯片代工厂的依赖,能否在存储芯片的批量生产上大幅提高效率并降低成本,这一问题的答案最早在今年就能看到。

降低芯片制造成本,纳米压印给国产先进芯片发展带来新思路

此前佳能公布FPA-1200NZ2C纳米压印光刻半导体设备社长御手洗富士夫表示,纳米压印光刻半导体设备比ASML的EUV少1位数,而且这种机器所需功率只有EUV同类产品的十分之一。

从目前公布的进展看,FPA-1200NZ2C已经能够胜任5nm节点芯片的制造。此前还有佳能高管表示只需要不断改进掩模,FPA-1200NZ2C甚至能生产2nm芯片。

除了制程节点上的适配,据日经中文网报道,纳米压印能与极紫外光刻相比能将该工序的制造成本降低四成,耗电量降低九成。佳能此前公布的研究结果中,纳米压印光刻在吞吐量为80片时相对ArF光刻工艺可降低28%的成本,随着吞吐量增加成本降低幅度可达到50%以上。

虽然纳米压印技术不会也不可能完全取代EUV,但是它如果能成功应用,将打开芯片先进制程制造的新思路。

众所周知,目前我国半导体产业正受到多方围堵,国内半导体制造商获取先进半导体制造设备受到了不小的限制,尤其是在先进制程上。不例外的是佳能的纳米压印设备同样是限制出口的,日本的出口管制清单中就有“可实现45nm以下线宽的压印光刻装置”。

当前,纳米压印市场正在逐渐壮大,TechNavio数据显示,2026年纳米压印市场有望达到33亿美元,年复合增长率可达17.74%。已有不少国内厂商和科研机构在纳米压印赛道上布局,如青岛天仁微纳、苏州苏大维格、美迪凯、水晶光电、炬光科技、苏州光舵微纳、昇印光电、新维度微纳、歌尔股份等,助力国内半导体制造进一步突破。

在纳米压印市场打磨多年的天仁微纳已经在微纳光学市场占据了技术和市场领先地位,现在除了继续迭代纳米压印光刻在晶圆级光学加工领域的拓展,还在持续加码拓展纳米压印在半导体集成电路、平板显示、生物芯片等其他领域的应用,助力国产纳米压印设备打破进口垄断。

不久前炬光科技成功并购瑞士SMO,SMO拥有纳米压印精密微纳光学设计与加工制造技术,即结合微纳光学设计目标进行母版的设计与制造,在8英寸晶圆基板上进行精密压印,8英寸晶圆处于成熟量产阶段。

光舵微纳经过多年的研发及市场应用推广,已制造出多款研发型纳米压印设备及全自动量产型纳米压印设备,在LED图形化衬底产业实现了对尼康光刻机的产业化替代。目前也在积极拓展纳米压印技术在高端半导体领域的产业化应用。

如果纳米压印设备在实际量产中真的取得了如预期中的效果,这对国内纳米压印行业无疑将是一针强心剂,也将为国内先进芯片制造发展带来新的思路。

小结

随着半导体行业的快速发展,芯片越来越紧凑集成度越来越高,对芯片制造技术提出了越来越高的要求,行业渴求更低成本的制造技术。纳米压印能否如预期中掀起先进制程芯片制造的革命,不久之后就能在存储领域见分晓。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 光刻技术
    +关注

    关注

    1

    文章

    151

    浏览量

    16572
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    中国打造自己的EUV光刻胶标准!

    电子发烧友网报道(文/黄山明)芯片,一直被誉为 人类智慧、工程协作与精密制造的集大成者 ,而制造芯片的重要设备光刻机就是 雕刻这个结晶的 “
    的头像 发表于 10-28 08:53 7056次阅读

    纳米光栅无损检测」告别破坏性表征,光谱椭偏仪实现99.97%精度无损测量

    随着半导体技术的持续演进,器件特征尺寸不断缩减,而量产化的工艺需求却日益提高,纳米压印技术因此应运而生。纳米
    的头像 发表于 04-13 18:04 92次阅读
    「<b class='flag-5'>纳米</b>光栅无损检测」告别破坏性表征,光谱椭偏仪实现99.97%精度无损测量

    台阶仪在集成电路制造中的应用:高端光刻胶材料纯化研究进展

    随着集成电路制程节点不断向纳米尺度迈进,光刻技术已从紫外全谱(g线、i线)发展到深紫外(KrF、ArF)乃至极紫外(EUV)光源。光刻胶作为光刻
    的头像 发表于 03-20 18:05 147次阅读
    台阶仪在集成电路<b class='flag-5'>制造</b>中的应用:高端<b class='flag-5'>光刻</b>胶材料纯化研究进展

    纳米压印的光栅图形形貌3D测量-3D白光干涉仪应用

    1 引言 纳米压印技术因低成本、高 throughput、高分辨率的优势,成为微纳光栅制备的核心工艺,广泛应用于光学显示、光通信、太阳能电池等领域。光栅图形的线宽、周期、深度、侧壁倾角及表面粗糙度等
    的头像 发表于 01-22 17:06 675次阅读
    <b class='flag-5'>纳米</b><b class='flag-5'>压印</b>的光栅图形形貌3D测量-3D白光干涉仪应用

    光刻机的“精度锚点”:石英压力传感器如何守护纳米级工艺

    在7纳米、3纳米等先进芯片制造中,光刻机0.1纳米级的曝光精度离不开高精度石英压力传感器的支撑,
    的头像 发表于 12-12 13:02 977次阅读

    【「AI芯片:科技探索与AGI愿景」阅读体验】+半导体芯片产业的前沿技术

    %。至少将GAA纳米片提升几个工艺节点。 2、晶背供电技术 3、EUV光刻机与其他竞争技术 光刻技术
    发表于 09-15 14:50

    泽攸科技 | 电子束光刻(EBL)技术介绍

    电子束光刻(EBL)是一种无需掩模的直接写入式光刻技术,其工作原理是通过聚焦电子束在电子敏感光刻胶表面进行纳米级图案直写。
    的头像 发表于 08-14 10:07 3965次阅读
    泽攸科技 | 电子束<b class='flag-5'>光刻</b>(EBL)<b class='flag-5'>技术</b>介绍

    3D 共聚焦显微镜 | 芯片制造光刻工艺的表征应用

    光刻工艺是芯片制造的关键步骤,其精度直接决定集成电路的性能与良率。随着制程迈向3nm及以下,光刻胶图案三维结构和层间对准精度的控制要求达纳米
    的头像 发表于 08-05 17:46 1411次阅读
    3D 共聚焦显微镜 | <b class='flag-5'>芯片</b><b class='flag-5'>制造</b><b class='flag-5'>光刻</b>工艺的表征应用

    佳能9月启用新光刻机工厂,主要面向成熟制程及封装应用

    与成熟制程市场提供更多设备产能支持。 据介绍,这座新工厂是佳能在 2023 年开始动工建设的,并可能使用自家开发的 Nanoimprint (纳米压印) 技术,总投资额超过 500 亿日元,涵盖厂房与先进
    的头像 发表于 08-04 17:39 1062次阅读

    压电纳米定位系统如何重塑纳米压印精度边界

    的问题,还存在工艺复杂度大幅增加的瓶颈。而纳米压印技术凭借其在高分辨率加工、低成本生产以及高量产效率等方面的显著优势,正逐步成为下一代微纳制造领域的核心
    的头像 发表于 06-19 10:05 1077次阅读
    压电<b class='flag-5'>纳米</b>定位系统如何重塑<b class='flag-5'>纳米</b><b class='flag-5'>压印</b>精度边界

    MEMS制造领域中光刻Overlay的概念

    在 MEMS(微机电系统)制造领域,光刻工艺是决定版图中的图案能否精确 “印刷” 到硅片上的核心环节。光刻 Overlay(套刻精度),则是衡量光刻
    的头像 发表于 06-18 11:30 2209次阅读
    MEMS<b class='flag-5'>制造</b>领域中<b class='flag-5'>光刻</b>Overlay的概念

    芯片制造设备的防震 “秘籍”

    芯片制造设备的精度要求达到了令人惊叹的程度。以光刻机为例,它的光刻分辨率可达纳米级别,在如此高的精度下,哪怕是极其微小的震动,都可能让设备部
    的头像 发表于 05-21 16:51 1152次阅读
    <b class='flag-5'>芯片</b><b class='flag-5'>制造</b>设备的防震 “秘籍”

    定向自组装光刻技术的基本原理和实现方法

    定向自组装光刻技术通过材料科学与自组装工艺的深度融合,正在重构纳米制造的工艺组成。主要内容包含图形结构外延法、化学外延法及图形转移技术
    的头像 发表于 05-21 15:24 2583次阅读
    定向自组装<b class='flag-5'>光刻</b><b class='flag-5'>技术</b>的基本原理和实现方法

    芯片制造中自对准接触技术介绍

    但当芯片做到22纳米时,工程师遇到了大麻烦——用光刻机画接触孔时,稍有一点偏差就会导致芯片报废。 自对准接触技术(SAC) ,完美解决了这个
    的头像 发表于 05-19 11:11 1755次阅读
    <b class='flag-5'>芯片</b><b class='flag-5'>制造</b>中自对准接触<b class='flag-5'>技术</b>介绍

    光刻胶的类型及特性

    光刻胶类型及特性光刻胶(Photoresist),又称光致抗蚀剂,是芯片制造光刻工艺的核心材料。其性能直接影响
    的头像 发表于 04-29 13:59 1.1w次阅读
    <b class='flag-5'>光刻</b>胶的类型及特性