0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

锁相环整数分频和小数分频的区别是什么?

工程师邓生 来源:未知 作者:刘芹 2024-01-31 15:24 次阅读

锁相环整数分频和小数分频的区别是什么?

锁相环(PLL)是一种常用的电子电路,用于将输入的时钟信号与参考信号进行同步,并生成输出信号的一种技术。在PLL中,分频器模块起到关键作用,可以实现整数分频和小数分频两种方式。本文将详细探讨整数分频和小数分频的区别。

一、整数分频

整数分频是指将输入信号的周期或频率直接除以整数N,生成一个输出信号。整数N通常是一个大于1的正整数。整数分频的主要特点如下:

1. 简单可靠:整数分频的计算和处理都是基于整数,不需要进行复杂的计算和操作。这种简单性使整数分频的电路设计相对容易,且其性能较为稳定和可靠。

2. 效果明显:整数分频可以将输入信号的频率显著降低或提高,达到适配不同应用的要求。例如,将输入信号的频率降低后,可以用于减小电路功耗、改善噪声特性等。

3. 输出稳定:整数分频的输出信号的频率是输入信号频率的商,因此其输出频率在理论上是稳定的。这种稳定性使得整数分频在某些对频率要求较高的应用中非常实用,例如通信系统、音频处理等。

4. 频率选择受限:由于整数分频只能将频率进行整数倍的变化,因此其输出信号的频率选择性受到限制。当输入信号的频率与所需输出频率的整数倍存在较大差距时,整数分频不能满足要求。

二、小数分频

小数分频是指将输入信号的周期或频率按照一个小数分频因子进行分频,生成一个非整数倍的输出信号。小数分频的主要特点如下:

1. 精确灵活:小数分频可以实现更加精确、灵活的频率变换。分频因子中的小数部分可以实现相当精细的调整,使得输出频率能够准确地适配所需应用。

2. 高频选择范围广:小数分频可以实现更大范围的频率变化。通过合适的分频因子,输入信号的频率可以在很大的范围内进行升高或降低,提供了更多应用场景的选择。

3. 扩大倍频系数:小数分频可以将输入信号的频率扩大至更高的倍频,以满足高频应用的需求。这在一些射频通信、雷达等系统中非常重要。

4. 计算复杂度高:小数分频需要进行复杂的计算和操作,包括除法和乘法等运算。这要求设计和实现小数分频的电路存在一定的挑战,更高的计算复杂度可能导致功耗增加。

三、整数分频和小数分频的应用差异

整数分频和小数分频由于其不同的特点,适用于不同的应用场景:

1. 整数分频在一些对频率要求非常高的应用中得到广泛应用,例如通信系统、音频处理等。整数分频能够提供稳定、可靠的频率转换,且操作简单,适合于周期性精确信号的处理。

2. 小数分频则更适用于那些需要频率灵活精确调整的应用,例如射频通信系统、调频广播、音视频处理等。小数分频可以提供更大范围的频率变换和扩大倍频系数的功能,可以实现更加精细的频率调整。

综上所述,整数分频和小数分频是锁相环中常用的两种分频方式,它们在处理频率转换和信号同步的过程中具有各自的特点和应用场景。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 锁相环
    +关注

    关注

    35

    文章

    551

    浏览量

    87248
  • 小数分频
    +关注

    关注

    0

    文章

    7

    浏览量

    6637
  • 时钟信号
    +关注

    关注

    4

    文章

    372

    浏览量

    28062
收藏 人收藏

    评论

    相关推荐

    如何实现分频时钟的切换

    其实这个分频时钟切换很简单,根本不需要额外的切换电路。一个共用的计数器,加一点控制逻辑,就可以了,而且可以实现2到16任意整数分频率之间的无缝切换。
    的头像 发表于 12-14 15:28 314次阅读
    如何实现<b class='flag-5'>分频</b>时钟的切换

    PLL原理及主要技术指标

    PLL 频率合成器不仅包括整数分频小数分频 VCO 外置产品,还包括集成了 VCO 的产品,从而大大简化您的设计,降低系统成本。 * 整数分频 PLL * 小数分频 PLL * 单
    发表于 11-28 15:17 0次下载
    PLL原理及主要技术指标

    宽带小步进频综的小数分频PLL解决方案

    电子发烧友网站提供《宽带小步进频综的小数分频PLL解决方案.pdf》资料免费下载
    发表于 11-08 10:14 0次下载
    宽带小步进频综的<b class='flag-5'>小数分频</b>PLL解决方案

    FPGA学习-分频器设计

    是用于满足设计的需求。 分频:产生比板载时钟小的时钟。 倍频:产生比板载时钟大的时钟。 二:分频器的种类 对于分频电路来说,可以分为整数分频小数分
    的头像 发表于 11-03 15:55 570次阅读
    FPGA学习-<b class='flag-5'>分频</b>器设计

    Sigma-Delta小数分频PLL中的分频器该怎么做?

    文献给出的分频器结构如图1所示。该分频器最高输入频率(f~in~)为16.3GHz,也就是一个周期只有(T~in~,T ~in~ = 1/ f~in~)61.3ps。
    的头像 发表于 10-31 12:54 939次阅读
    Sigma-Delta<b class='flag-5'>小数分频</b>PLL中的<b class='flag-5'>分频</b>器该怎么做?

    51单片机12分频与1分频区别是什么?

    51单片机12分频与1分频区别
    发表于 10-31 06:52

    自偏置锁相环原理 自偏置锁相环测试

    传统锁相环,环路带宽、相位裕度与电荷泵电流、滤波器RC参数、分频比、参考频率等参数相关。
    的头像 发表于 10-30 16:47 742次阅读
    自偏置<b class='flag-5'>锁相环</b>原理 自偏置<b class='flag-5'>锁相环</b>测试

    小数N分频锁相环频域模型与噪声分析

    为了理解Σ-Δ调制器在频率综合器中究竟引起了啥影响,图11可以比较好的说明。需要指出的是,图11中把分频比的变化看作一个连续信号
    的头像 发表于 10-25 14:36 378次阅读
    <b class='flag-5'>小数</b>N<b class='flag-5'>分频</b><b class='flag-5'>锁相环</b>频域模型与噪声分析

    pll锁相环的作用 pll锁相环的三种配置模式

    基本PLL锁相环整数型频率合成器和分数型频率合成器。下面将详细介绍这三种模式的作用和特点。 第一种:基本PLL锁相环 基本PLL锁相环是PLLf工作的最基本形式,它主要由比较器、低通
    的头像 发表于 10-13 17:39 1613次阅读

    锁相环电路设计与讲解!

    我有一个锁相环电路的pcb板和proteus仿真电路。
    发表于 10-04 07:58

    核芯互联发布62.5MHz ~35.2GHz小数分频锁相环CLF4371

    核芯互联发布射频锁相环CLF4371,CLF4371是一款低噪声宽频段的锁相环,支持整数模式和小数模式,可以工作在-40~85℃全温度范围。芯片采用3x3mm 超小型BGA封装,可以为
    的头像 发表于 08-29 21:53 888次阅读
    核芯互联发布62.5MHz ~35.2GHz<b class='flag-5'>小数分频</b><b class='flag-5'>锁相环</b>CLF4371

    verilog实现简单分频器的方案

    数分频最为简单,很容易用模为N的计数器实现50%占空比的时钟信号,即每次计数满N(计到N-1)时输出时钟信号翻转。
    的头像 发表于 06-28 16:17 1136次阅读
    verilog实现简单<b class='flag-5'>分频</b>器的方案

    FPGA零基础学习之Vivado-锁相环使用教程

    说,上货。 锁相环使用教程 锁相环是我们比较常用的IP核之一。PLL的英文全称是Phase locked loop即锁相环,是一种反馈电路。具有分频、倍频、相位偏移和占空比可调的功能
    发表于 06-14 18:09

    分频器之小数分频设计

    对于要求相位以及占空比严格的小数分频,建议采用模拟电路实现。而使用数字电路实现只能保证尽量均匀,在长时间内进行分频
    的头像 发表于 06-05 17:20 1074次阅读
    <b class='flag-5'>分频</b>器之<b class='flag-5'>小数分频</b>设计

    介绍一下奇数分频器的设计

    入门从简单开始,先来个三分频分析一下。三分频其实就是把输入时钟的三个周期当作一个周期,具体波形如图所示。
    的头像 发表于 06-05 16:57 812次阅读
    介绍一下奇<b class='flag-5'>数分频</b>器的设计