0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

‌LMX2487 高频双锁相环频率合成器技术文档总结

科技绿洲 2025-09-19 15:35 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

LMX2487器件是一款低功耗、高性能的 Delta-Sigma 小数 N 分频 PLL,具有 辅助整数-N PLL。它是使用 TI 的先进工艺制造的。
*附件:lmx2487.pdf

通过 delta-sigma 架构,在较低失调频率下推动分数杂散 到环路带宽之外的更高频率。能够接近杂散噪声和相位噪声 能量到更高频率是调制器阶数的直接函数。与模拟不同 补偿,LMX2487中使用的数字反馈技术对变化具有很强的抵抗力 晶圆加工中的温度和变化。LMX2487 Delta-Σ 调制器是可编程的 高达四阶,允许设计人员选择最佳调制器阶数以适应 系统的相位噪声、杂散和锁定时间要求。

用于对LMX2487进行编程的串行数据通过三线高速传输 (20 兆赫)MICROWIRE接口。该LMX2487提供高频率分辨率、低杂散、快速 编程速度,以及更改频率的单字写入。这使其成为直接 数字调制应用,其中 N 计数器直接用信息进行调制。这 LMX2487采用 24 引脚 4.0 × 4.0 × 0.8 mm WQFN 封装。

特性

  • 四重模量预分频器,用于降低分频
    • 射频 PLL:16/17/20/21 或 32/33/36/37
    • IF PLL:8/9 或 16/17
  • 高级 Delta Sigma 分数补偿
    • 12 位或 22 位可选分数模量
    • 高达4阶可编程Δ-Σ
      调制器
  • 改进的锁定时间
    • 快速锁定/周期滑移减少,单
      字写入以改变频率
    • 集成超时计数器
  • 工作范围广
    • LMX2487 RF PLL:1.0 GHz 至 6.0 GHz
  • 有用的功能
    • 数字锁检测输出
    • 硬件和软件断电控制
    • 片内输入倍频器
    • 高达 50 MHz 的射频相位比较检测器
    • 2.5V 至 3.6V 工作电压,带 I CC = 8.5 毫安

参数

image.png

方框图

image.png
1. 产品概述
LMX2487是德州仪器(TI)推出的高性能低功耗双锁相环频率合成器,集成Δ-Σ分数分频(RF PLL)和整数分频(IF PLL)功能,工作频率覆盖1 GHz至6 GHz(RF PLL)及250 MHz至3 GHz(IF PLL)。采用24引脚WQFN封装(4.0×4.0 mm),适用于蜂窝基站、卫星调谐器等高频应用。

2. 核心特性

  • RF PLL
    • 支持16/17/20/21或32/33/36/37分频比的可编程预分频器。
    • 12/22位可选分数模数,最高4阶Δ-Σ调制器,降低近端杂散。
    • 快速锁定技术(Fastlock)和周期滑移抑制(CSR)。
  • IF PLL
    • 8/9或16/17预分频器,整数分频架构。
  • 通用功能
    • 三线高速MICROWIRE接口(20 MHz),支持单次写入频率切换。
    • 数字锁定检测、硬件/软件断电控制。
    • 宽电压范围(2.5 V至3.6 V),典型功耗8.5 mA。

3. 电气参数

  • RF PLL‌:电荷泵电流可编程(0至15级,最高1.52 mA),相位噪声优化至-210 dBc/Hz(归一化)。
  • IF PLL‌:固定电荷泵电流(3.5 mA),输入灵敏度低至-30 dBm。
  • 温度范围‌:-40°C至85°C,ESD防护达2 kV(HBM)。

4. 应用设计

  • 匹配网络‌:FinRF/FinIF需通过电阻衰减和隔直电容连接,阻抗实部16-508 Ω(随频率变化)。
  • 环路滤波器‌:建议阶数比Δ-Σ调制器高一阶,以抑制高频噪声。
  • 参考输入‌:OSCin支持5-110 MHz,内置2倍频选项。

5. 封装与文档

  • 提供完整寄存器映射表(28个寄存器)和典型应用电路。
  • 机械尺寸符合WQFN标准,底部接地焊盘需可靠连接。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 锁相环
    +关注

    关注

    36

    文章

    633

    浏览量

    90801
  • 频率合成器
    +关注

    关注

    5

    文章

    305

    浏览量

    33410
  • 可编程
    +关注

    关注

    2

    文章

    1307

    浏览量

    41318
  • pll
    pll
    +关注

    关注

    6

    文章

    976

    浏览量

    137567
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    锁相频率合成器的设计

    本文设计了一种多锁相频率合成器。多锁相环路有直接数字频率
    发表于 05-13 09:09

    一种基于ADF4106的锁相环频率合成器应用实例介绍

    介绍了锁相环路的基本原理,分析了集成锁相环芯片ADF4106的工作特性,给出了集成锁相环芯片ADF4106的一个应用实例,为高频频率合成器
    发表于 07-04 07:01

    如何采用CD4046实现锁相环频率合成器的设计?

    锁相环频率合成器是什么原理?基于CD4046的锁相环频率合成器的设计
    发表于 04-12 06:28

    锁相环频率合成器是什么原理?

    频率合成器的主要性能指标锁相环频率合成器原理锁相环频率
    发表于 04-22 06:27

    锁相频率合成器

    锁相频率合成器
    发表于 04-21 14:38 1370次阅读
    <b class='flag-5'>双</b><b class='flag-5'>环</b><b class='flag-5'>锁相</b><b class='flag-5'>频率</b><b class='flag-5'>合成器</b>

    基于ADF4106的锁相环频率合成器

    介绍了锁相环路的基本原理,分析了集成锁相环芯片ADF4106的工作特性,给出了集成锁相环芯片ADF4106的一个应用实例,为高频频率合成器
    发表于 05-05 19:57 3034次阅读
    基于ADF4106的<b class='flag-5'>锁相环</b><b class='flag-5'>频率</b><b class='flag-5'>合成器</b>

    锁相频率合成器,单锁相频率合成器是什么意思

    锁相频率合成器,单锁相频率
    发表于 03-23 11:36 1252次阅读

    集成锁相环频率合成器,什么是集成锁相环频率合成器

    集成锁相环频率合成器,什么是集成锁相环频率合成器 频率
    发表于 03-23 11:45 931次阅读

    快速了解Pasternack推出的高性能USB控制锁相环频率合成器

    业界领先的射频、微波及毫米波产品供应商美国Pasternack公司推出一系列新型USB控制锁相环(PLL)频率合成器。在将信号完整性作为首要目标的射频和微波通信系统中,锁相环
    发表于 04-26 11:16 1093次阅读

    UG-383:用于锁相环的ADF4159频率合成器评估

    UG-383:用于锁相环的ADF4159频率合成器评估
    发表于 05-10 13:26 2次下载
    UG-383:用于<b class='flag-5'>锁相环</b>的ADF4159<b class='flag-5'>频率</b><b class='flag-5'>合成器</b>评估

    ADF4217:射频锁相环频率合成器过时数据表

    ADF4217:射频锁相环频率合成器过时数据表
    发表于 05-17 11:55 2次下载
    ADF4217:<b class='flag-5'>双</b>射频<b class='flag-5'>锁相环</b><b class='flag-5'>频率</b><b class='flag-5'>合成器</b>过时数据表

    基于DDS和锁相环频率合成器实现数字调谐系统的设计

    数字调谐系统是现代收发信机的核心,其性能直接影响通信质量的好坏,其主要部分是集成锁相频率合成器。集成锁相环与微处理器结合,可由微机控制完成频率
    的头像 发表于 06-14 17:29 4992次阅读
    基于DDS和<b class='flag-5'>双</b><b class='flag-5'>锁相环</b><b class='flag-5'>频率</b><b class='flag-5'>合成器</b>实现<b class='flag-5'>双</b><b class='flag-5'>环</b>数字调谐系统的设计

    锁相环频率合成器的优缺点

    锁相环频率合成器的优缺点  锁相环频率合成器,又称为PLL(Phase Locked Loop)
    的头像 发表于 09-02 14:59 3591次阅读

    基于ADF4111的锁相环频率合成器设计

    电子发烧友网站提供《基于ADF4111的锁相环频率合成器设计.pdf》资料免费下载
    发表于 10-20 14:45 1次下载
    基于ADF4111的<b class='flag-5'>锁相环</b><b class='flag-5'>频率</b><b class='flag-5'>合成器</b>设计

    锁相环频率合成器的特点和应用

    锁相环频率合成器(Phase-Locked Loop Frequency Synthesizer, PLLFS)是一种利用锁相环(Phase-Locked Loop, PLL)
    的头像 发表于 08-05 15:01 2100次阅读