PDRO还是小数分频频率合成器？聊一聊低相噪本振选型时踩过的坑和一点点心得

最近在做一个收发链路，本振部分选型又和同事杠上了。一方站PDRO，说相噪干净得一塌糊涂；一方推小数分频PLL，说现在芯片这么强，还做什么固定频点。最后坐下来把链路预算扒了一遍，结论挺有意思，趁着周末整理出来，抛砖引玉，也帮新手兄弟少走点弯路。

PDRO：一根筋的“低相噪特长生”

PDRO这东西，说白了就是把DRO（介质振荡器）那种极高的Q值发挥到了极致。它用的是取样鉴相，不走传统分频器那条路，所以没有N分频带来的20logN相噪恶化。

实际用下来什么感受？
拿10GHz的点频本振来说，好的PDRO模块在10kHz偏移处轻轻松松做到-130dBc/Hz往下，例如盛铂科技PDROUxxxx系列国产锁相介质振荡器可实现-132dBc/Hz，而且频段可达75GHz。这个指标有多重要？在雷达做动目标检测、或者给高速ADC当采样时钟时，近端相噪直接决定你能不能看到小信号旁边的“影子”。

而且PDRO特别省心。巴掌大的模块，给电就出信号，功耗低、体积小，不用配一堆寄存器去写驱动。唯一的问题就是——频率是“死的”。万一后面要改频点，硬件就得跟着动，灵活性基本为零。

盛铂科技PDRO系列锁相介质振荡器

小数分频综合器：成年人的“全都要”？

再看小数分频PLL+VCO的方案。以前大家老觉得小数分频杂散大、相噪差，但这两年工艺确实起飞了。

最香的是灵活性。一个宽频VCO加上小数分频，能覆盖好几个倍频程，步进可以精细到Hz级别。做通信基站、跳频电台或者信号源，这种方案基本是标配。写几行代码就能切频率，确实方便。

但得说句公道话：同频点下，单纯比10kHz以内的近端相噪绝对值，集成VCO的PLL方案目前还是比不过高品质PDRO模块。这是物理结构决定的，DRO那个谐振腔的Q值确实硬邦邦。

到底怎么选？看你的链路“忍不忍得了”

总有人问“哪个更好”，其实成年人不做选择，看的是场景和预算。

如果你的本振频率万年不动，且对近端噪声极度敏感——比如微波点对点回传、气象雷达、相噪分析仪的参考源——闭眼选PDRO。这时候花心思去调PLL环路带宽抑制噪声，不如直接用物理Q值硬扛。

如果你的系统需要捷变频，或者一个板子要兼容多个频段——比如通信测试设备、相控阵波束控制——必须上小数分频。其实小数分频频率综合器相噪也可以很低，例如安铂克科技的APUL系列国产频率综合器模块，相噪低至≤-130dBc/Hz@10kHz（10GHz），频率范围高达10GHz。

还有个折中的玩法：用小数分频PLL产生一个低频的干净参考，去驱动PDRO的取样鉴相器。虽然复杂了点，但在某些既要频率略微可变、又要极致远端噪声的特殊场合，确实管用。

最后唠叨两句
实际选型时，别光盯着数据手册上的1kHz偏移相噪那个单一数字看。你得看综合相噪曲线下的积分抖动、看环路带宽外的杂散分布、看整机的功耗和散热。

PDRO稳如老狗，PLL灵活多变，没有谁绝对碾压谁。具体选择看系统需要什么，成本，总的来说PDRO锁相介质振荡器成本低于频率综合器的。

审核编辑 黄宇