0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

无杂散、2.1GHz、双环路小数N分频频率综合器MS72300

jf_20886210 来源:jf_20886210 作者:jf_20886210 2023-11-22 15:37 次阅读

一、产品简述

MS72300 是一款双环路、小数 N 分频频率综合器。包含主环路和副环路锁相环。它提供了极高的频率分辨率、快的输出频率切换速度和低相位噪声性能。芯片须使用外部压控振荡器,主环路最大工作频率 2.1GHz,适合应用于无线通信系统中。副环路适合于低于 500MHz以下的频率应用。MS72300 采用三线高速串行接口,结合芯片大的环路带宽、高的频率分辨率,三线接口允许直接对主环路 VCO 进行频率调制。这支持任何相位连续、恒定包络的调制方案。

二、主要特点

无杂散工作

最大工作频率:主环路 2.1GHz,副环路 0.5GHz

高频率分辨率:低于 100Hz

高的内部参考频率实现了大的环路带宽

快速的输出频率切换:小于 100μs

主环路滤波器带宽内相位噪声-91dBc/Hz@1800MHz

软件可编程掉电模式

高速串行接口:100Mbps

三线编程

可编程参考频率分频比

增益可编程的鉴相器提供了可编程的环路带宽

频率动力操控进一步缩短捕获时间

片上晶体振荡器

温度补偿频率校准

3V 工作

5V 输出到环路滤波器

三、应用

t替代兼容SKY72300,适用于对讲机

通用 RF 系统

2.5G/3G 无线架构

宽带无线访问

低比特率无线遥测

仪器仪表

L 波段接收机

卫星通信

r瑞 盟 代 理 1 5 9 2 6 4 8 1 7 1 0

wKgZomVdr0eAC9DdAAC2HOe_JLs012.pngwKgaomVdr3GASaxfAAMNWboYcPI893.pngwKgZomVdr3uAQMHKAAFMuGFQASc540.pngpYYBAGSEQyGAURbVAAGaBbxGSHU775.png

深圳市三亚微科技有限公司——瑞盟代理商

主要产品:运算放大器ADC/DAC、马达驱动(直流,步进,BLDC)霍尔电路、MBUS仪表总线、HBUS、485/422/232接口,LVDS

驱动器/接收器,串化/解串,TDC,NFC射频电路,时钟发生器,射频功率检测,MCU开关电路,电平转换,基准,电池管理芯片等。

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 振荡器
    +关注

    关注

    28

    文章

    3518

    浏览量

    137639
  • pll
    pll
    +关注

    关注

    6

    文章

    740

    浏览量

    134572
收藏 人收藏

    评论

    相关推荐

    SLMF215低相位噪声0.2至15GHz频率综合

    盛铂科技SLMF315超低相位噪声频率综合器的频率范围覆盖200MHz至15GHz频率的最小步进仅为0.1Hz,在不考虑
    的头像 发表于 03-14 15:34 90次阅读
    SLMF215低相位噪声0.2至15<b class='flag-5'>GHz</b><b class='flag-5'>频率</b><b class='flag-5'>综合</b>器

    锁相环整数分频小数分频的区别是什么?

    小数分频两种方式。本文将详细探讨整数分频小数分频的区别。 一、整数分频 整数分频是指将输入信号的周期或
    的头像 发表于 01-31 15:24 595次阅读

    DC/DC开关电源的开关频率有什么有效的解决方法吗?

    DC/DC开关电源的开关频率有什么有效的解决方法没有?在其后加多级LDO都不能很好的解决。寻找一种能够通过电感或电容的解决方案。开关频率在几百KHz左右的。
    发表于 01-08 07:25

    AD9779有信号是由什么原因引起的?

    请教下各位,我使用FPGA出频率为30MHz的数字信号,数据速率为61.44MHz,给AD9779当输入,AD9779内部做122.88MHz的上变频,则有用信号会在152.88MHz处,但同时会在154.32MHz处有一幅度相差50dbc左右的
    发表于 12-25 06:07

    如何确定DDS输出信号频谱中的

    直接数据频率合成器(DDS)因能产生频率捷变且残留相位噪声性能卓越而著称。另外,多数用户都很清楚DDS输出频谱中存在的噪声,比如相位截断
    发表于 12-15 07:38

    AD9467采集信号的如何消除?

    各位大牛,请教一下。我现在用AD9467-250,采样时钟用AD9517-3出的200MHz,采集70M、0dBm单音信号。频谱上出现较多的。ADC前端电路按照AD9467手册推荐的设计。ADC
    发表于 12-08 06:52

    使用AD9783时遇到的问题如何解决?

    每隔3KHz存在,无法通过降低信号功率,改变时钟数据相位来改善 更改参考时钟为60MHz,间隔变为15K 更改参考时钟为20MHz是,
    发表于 12-07 07:09

    AD9164问题如何解决?

    时,点(应该是与输出重叠的缘故) 输出2.5Ghz点频时,点在2.3
    发表于 12-04 07:39

    为什么AD9164工作在5GHz参考频率时, 输出频谱中有1250MHz和2500MHz的是为什么?

    你好,我使用AD9164评估板时,使用参考时钟为5GHz,在输出频率设置为1254MHz时,发现输出频谱中有1250MHz和2500MHz的,请问这是DAC内部产生的吗?另外在AD
    发表于 12-01 12:31

    宽带小步进频综的小数分频PLL解决方案

    电子发烧友网站提供《宽带小步进频综的小数分频PLL解决方案.pdf》资料免费下载
    发表于 11-08 10:14 0次下载
    宽带小步进频综的<b class='flag-5'>小数分频</b>PLL解决方案

    Sigma-Delta小数分频PLL中的分频器该怎么做?

    文献给出的分频器结构如图1所示。该分频器最高输入频率(f~in~)为16.3GHz,也就是一个周期只有(T~in~,T ~in~ = 1/ f~in~)61.3ps。
    的头像 发表于 10-31 12:54 938次阅读
    Sigma-Delta<b class='flag-5'>小数分频</b>PLL中的<b class='flag-5'>分频</b>器该怎么做?

    核芯互联发布62.5MHz ~35.2GHz小数分频锁相环CLF4371

    ,该产品也支持提供KGD以进一步节省面积。 芯片集成了4 个VCO,能够覆盖4~8.8GHz频段。通过输出分频器(分频比2,4,8,16,32,64可配),可以支持62.5M~4GHz
    的头像 发表于 08-29 21:53 888次阅读
    核芯互联发布62.5MHz ~35.2<b class='flag-5'>GHz</b><b class='flag-5'>小数分频</b>锁相环CLF4371

    环路小数N分频频率综合MS72300产品概述

    MS72300 是一款双环路小数 N 分频频率综合器。包含主环路和副
    的头像 发表于 07-01 16:36 1064次阅读
    双<b class='flag-5'>环路</b>、<b class='flag-5'>小数</b>N<b class='flag-5'>分频频率</b><b class='flag-5'>综合</b>器<b class='flag-5'>MS72300</b>产品概述

    MS72300—无杂散、2.1GHz、双环路小数 N 分频频率综合

    一、产品简述 MS72300 是一款双环路小数 N 分频频率综合器。包含主环路和副
    的头像 发表于 06-10 17:43 396次阅读
    <b class='flag-5'>MS72300</b>—无杂散、<b class='flag-5'>2.1GHz</b>、双<b class='flag-5'>环路</b><b class='flag-5'>小数</b> N <b class='flag-5'>分频频率</b><b class='flag-5'>综合</b>器

    分频器之小数分频设计

    对于要求相位以及占空比严格的小数分频,建议采用模拟电路实现。而使用数字电路实现只能保证尽量均匀,在长时间内进行分频
    的头像 发表于 06-05 17:20 1073次阅读
    <b class='flag-5'>分频</b>器之<b class='flag-5'>小数分频</b>设计