0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

为什么单片机内置时钟源不经过pll也可以分频?

工程师邓生 来源:未知 作者:刘芹 2023-09-02 15:12 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

为什么单片机内置时钟源不经过pll也可以分频?

单片机内置时钟源不经过PLL也可以实现分频,原因在于单片机内置时钟源自带分频器,可以通过软件设置分频系数来控制内部时钟频率。

在单片机内部,通常会集成一个晶振或者振荡器作为时钟源,该时钟源会被一个精密的计数器控制,并使用内部或者外部的分频器将计数器的输出频率降低到所需的频率水平。这种内置分频器通常可以不依赖于PLL,就可以实现分频工作。

在单片机内部的时钟源中,一般会采用分频器来控制时钟频率。分频器就是将时钟频率按一个固定的比例进行除法运算,得到所需的时钟频率。分频因子可以通过设定某个寄存器的值来实现。

比如,对于一个24 MHz的时钟源,我们希望得到1 MHz的时钟,就可以使用一个24分频器来进行分频,使得输出频率降低到1 MHz的水平。对于一些高速设备,可以通过连接多个分频器来得到更低频率的输出。

总的来说,单片机内置时钟源可以通过内部分频器实现分频,不需要自带PLL。这种技术可以帮助开发人员在一定程度上简化硬件设计,降低成本,提高可靠性。同时,还可以通过软件简单地控制分频比例,适应不同的应用场景和需求。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 单片机
    +关注

    关注

    6074

    文章

    45340

    浏览量

    663444
  • pll
    pll
    +关注

    关注

    6

    文章

    976

    浏览量

    137580
  • 计数器
    +关注

    关注

    32

    文章

    2306

    浏览量

    97567
  • 时钟源
    +关注

    关注

    0

    文章

    108

    浏览量

    16640
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    时钟树解析

    )CTRL(控制)HSI.DIV(分频),这套命名系统是通用的,即使使用的是别的单片机可以根据这套命名规则快速确认寄存器的功能。 通过查看编程手册
    发表于 11-28 08:24

    PLL1708双PLL时钟发生器技术文档总结

    PLL1707成本低、锁相 环路 (PLL) 多时钟发生器。PLL1707和 PLL1708可以
    的头像 发表于 09-22 14:01 573次阅读
    <b class='flag-5'>PLL</b>1708双<b class='flag-5'>PLL</b>多<b class='flag-5'>时钟</b>发生器技术文档总结

    PLL1707/PLL1708 双PLL时钟发生器技术文档总结

    PLL1707成本低、锁相 环路 (PLL) 多时钟发生器。PLL1707和 PLL1708可以
    的头像 发表于 09-22 13:57 515次阅读
    ‌<b class='flag-5'>PLL</b>1707/<b class='flag-5'>PLL</b>1708 双<b class='flag-5'>PLL</b>多<b class='flag-5'>时钟</b>发生器技术文档总结

    ‌CDCE706 可编程3-PLL时钟合成器/乘法器/分频器技术文档总结

    CDCE706是当今最小、功能最强大的PLL合成器/乘法器/分频器之一。尽管它的物理轮廓很小,但CDCE706非常灵活。它能够从给定的输入频率产生几乎独立的输出频率。 输入频率可以来自LVCMOS、差分输入
    的头像 发表于 09-19 11:30 744次阅读
    ‌CDCE706 可编程3-<b class='flag-5'>PLL</b><b class='flag-5'>时钟</b>合成器/乘法器/<b class='flag-5'>分频</b>器技术文档总结

    CDCE925 可编程 2-PLL VCXO 时钟合成器技术手册

    CDCE925和CDCEL925是基于模块化PLL的低成本、高性能、可编程时钟合成器、乘法器和分频器。CDCE925和CDCEL925从单个输入频率生成多达五个输出时钟。每个输出都
    的头像 发表于 09-18 15:31 538次阅读
    CDCE925 可编程 2-<b class='flag-5'>PLL</b> VCXO <b class='flag-5'>时钟</b>合成器技术手册

    CDCE937 可编程 3-PLL VCXO 时钟合成器技术手册

    CDCE937和CDCEL937器件是基于模块化PLL的低成本、高性能、可编程时钟合成器、乘法器和分频器。这些器件从单个输入频率生成多达 7 个输出时钟。每个输出都
    的头像 发表于 09-18 15:08 553次阅读
    CDCE937 可编程 3-<b class='flag-5'>PLL</b> VCXO <b class='flag-5'>时钟</b>合成器技术手册

    为什么使用以下命令初始化系统时钟时,HCLK的时钟无法切换到PLL

    为什么使用以下命令初始化系统时钟时,HCLK的时钟无法切换到PLL
    发表于 08-26 08:22

    Analog Devices Inc. ADF4382x小数N分频锁相环 (PLL)数据手册

    Analog Devices ADF4382x小数N分频锁相环 (PLL) 是一款高性能、超低抖动、小数N分频锁相环 (PLL)。它集成了压控振荡器 (VCO),是5G或数据转换器
    的头像 发表于 06-04 11:15 771次阅读
    Analog Devices Inc. ADF4382x小数N<b class='flag-5'>分频</b>锁相环 (<b class='flag-5'>PLL</b>)数据手册

    集成整数 N 分频 PLL 和 VCO 的 350-5000 MHz 宽带接收混频器 skyworksinc

    MHz 宽带接收混频器的引脚图、接线图、封装手册、中文资料、英文资料,集成整数 N 分频 PLL 和 VCO 的 350-5000 MHz 宽带接收混频器真值表,集成整数 N 分频 PLL
    发表于 05-22 18:31
    集成整数 N <b class='flag-5'>分频</b> <b class='flag-5'>PLL</b> 和 VCO 的 350-5000 MHz 宽带接收混频器 skyworksinc

    ADF4001 200MHz时钟发生器PLL技术手册

    ADF4001频率合成器可用来实现要求极低噪声、稳定基准信号的PLL时钟。它由低噪声数字鉴频鉴相器(PFD)、精密电荷泵、可编程参考分频器和可编程13位N
    的头像 发表于 04-27 10:33 981次阅读
    ADF4001 200MHz<b class='flag-5'>时钟</b>发生器<b class='flag-5'>PLL</b>技术手册

    ADF4150小数N/整数N分频PLL频率合成器技术手册

    兼容。VCO频率可进行1/2/4/8或16分频,因此用户可以产生低至31.25 MHz的RF输出频率。对于要求隔离的应用,RF输出级可以实现静音。静音功能既可以通过引脚控制,
    的头像 发表于 04-25 17:10 835次阅读
    ADF4150小数N/整数N<b class='flag-5'>分频</b><b class='flag-5'>PLL</b>频率合成器技术手册

    AD9573 PCI-Express时钟发生器IC,PLL内核,分频器,两路输出技术手册

    AD9573是一款高度集成的双路输出时钟发生器 , 包括一个针对PCI-e应用而优化的片内PLL内核 。 整数N分频PLL设计基于ADI公司成熟的高性能、低抖动频率合成器系列 , 可实
    的头像 发表于 04-11 09:51 722次阅读
    AD9573 PCI-Express<b class='flag-5'>时钟</b>发生器IC,<b class='flag-5'>PLL</b>内核,<b class='flag-5'>分频</b>器,两路输出技术手册

    AD9572光纤通道/以太网时钟发生器IC,PLL内核,分频器,7路时钟输出技术手册

    AD9572是一款多输出时钟发生器,具有两个片内PLL内核,针对包括以太网接口的光纤通道线路卡应用进行了优化。整数N分频PLL设计基于ADI公司成熟的高性能、低抖动频率合成器系列,可实
    的头像 发表于 04-10 17:38 721次阅读
    AD9572光纤通道/以太网<b class='flag-5'>时钟</b>发生器IC,<b class='flag-5'>PLL</b>内核,<b class='flag-5'>分频</b>器,7路<b class='flag-5'>时钟</b>输出技术手册

    AD9577带双路PLL、扩频和余量微调功能的时钟发生器技术手册

    的网络性能。PLL具有I^2^C 可编程输出频率和格式。小数N分频PLL可支持扩频时钟功能,降低EMI辐射的峰值功率。两个PLL均可支持频率
    的头像 发表于 04-10 15:29 793次阅读
    AD9577带双路<b class='flag-5'>PLL</b>、扩频和余量微调功能的<b class='flag-5'>时钟</b>发生器技术手册

    AD9576双通道PLL、异步时钟发生器技术手册

    AD9576具有多路输出时钟发生器功能,内置两个具有灵活频率转换功能的专用锁相环(PLL)内核,经过优化可用作整个系统的稳定异步时钟
    的头像 发表于 04-09 18:14 939次阅读
    AD9576双通道<b class='flag-5'>PLL</b>、异步<b class='flag-5'>时钟</b>发生器技术手册