0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

为什么单片机内置时钟源不经过pll也可以分频?

工程师邓生 来源:未知 作者:刘芹 2023-09-02 15:12 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

为什么单片机内置时钟源不经过pll也可以分频?

单片机内置时钟源不经过PLL也可以实现分频,原因在于单片机内置时钟源自带分频器,可以通过软件设置分频系数来控制内部时钟频率。

在单片机内部,通常会集成一个晶振或者振荡器作为时钟源,该时钟源会被一个精密的计数器控制,并使用内部或者外部的分频器将计数器的输出频率降低到所需的频率水平。这种内置分频器通常可以不依赖于PLL,就可以实现分频工作。

在单片机内部的时钟源中,一般会采用分频器来控制时钟频率。分频器就是将时钟频率按一个固定的比例进行除法运算,得到所需的时钟频率。分频因子可以通过设定某个寄存器的值来实现。

比如,对于一个24 MHz的时钟源,我们希望得到1 MHz的时钟,就可以使用一个24分频器来进行分频,使得输出频率降低到1 MHz的水平。对于一些高速设备,可以通过连接多个分频器来得到更低频率的输出。

总的来说,单片机内置时钟源可以通过内部分频器实现分频,不需要自带PLL。这种技术可以帮助开发人员在一定程度上简化硬件设计,降低成本,提高可靠性。同时,还可以通过软件简单地控制分频比例,适应不同的应用场景和需求。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 单片机
    +关注

    关注

    6078

    文章

    45636

    浏览量

    675899
  • pll
    pll
    +关注

    关注

    6

    文章

    993

    浏览量

    138538
  • 计数器
    +关注

    关注

    32

    文章

    2325

    浏览量

    98747
  • 时钟源
    +关注

    关注

    0

    文章

    114

    浏览量

    16862
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    演示电路1075时钟分频器快速启动指南

    高频正弦波,该正弦波先被衰减,然后被输入到时钟分频器中。时钟分频器的输出被路由到D触发器重定时级,这个D触发器由原始输入信号进行时钟控制,这
    的头像 发表于 05-24 12:05 338次阅读

    高频分频器/PLL 合成器 ADF4007:技术剖析与应用指南

    高频分频器/PLL 合成器 ADF4007:技术剖析与应用指南 在电子工程领域,高频分频器和 PLL 合成器是构建高性能通信系统的关键组件。今天,我们将深入探讨 Analog Devi
    的头像 发表于 04-20 10:55 240次阅读

    AT32F011时钟配置说明

    : PLLCLK = PLL 输入时钟 * PLL 倍频系数。 PLL 时钟
    发表于 03-29 10:34

    Texas Instruments PLL1707和PLL1708:低抖动多时钟发生器的卓越之选

    Texas Instruments PLL1707和PLL1708:低抖动多时钟发生器的卓越之选 在电子设计领域,时钟发生器的性能对系统的稳定性和性能起着至关重要的作用。今天我们来深入
    的头像 发表于 02-10 13:45 549次阅读

    LMK01801双时钟分频缓冲器:高精度时钟解决方案

    LMK01801双时钟分频缓冲器:高精度时钟解决方案 引言 在电子设计领域,时钟信号的精准分配和分频对于系统的稳定运行至关重要。今天要给大家
    的头像 发表于 02-09 11:10 361次阅读

    德州仪器PLL1707和PLL1708:低抖动多时钟发生器的卓越之选

    德州仪器PLL1707和PLL1708:低抖动多时钟发生器的卓越之选 在电子设计领域,时钟发生器是确保系统稳定运行的关键组件。今天,我们就来深入探讨德州仪器(Texas Instrum
    的头像 发表于 02-04 09:20 386次阅读

    时钟树解析

    )CTRL(控制)HSI.DIV(分频),这套命名系统是通用的,即使使用的是别的单片机可以根据这套命名规则快速确认寄存器的功能。 通过查看编程手册
    发表于 11-28 08:24

    PLL1708双PLL时钟发生器技术文档总结

    PLL1707成本低、锁相 环路 (PLL) 多时钟发生器。PLL1707和 PLL1708可以
    的头像 发表于 09-22 14:01 1020次阅读
    <b class='flag-5'>PLL</b>1708双<b class='flag-5'>PLL</b>多<b class='flag-5'>时钟</b>发生器技术文档总结

    PLL1707/PLL1708 双PLL时钟发生器技术文档总结

    PLL1707成本低、锁相 环路 (PLL) 多时钟发生器。PLL1707和 PLL1708可以
    的头像 发表于 09-22 13:57 997次阅读
    ‌<b class='flag-5'>PLL</b>1707/<b class='flag-5'>PLL</b>1708 双<b class='flag-5'>PLL</b>多<b class='flag-5'>时钟</b>发生器技术文档总结

    ‌CDCE706 可编程3-PLL时钟合成器/乘法器/分频器技术文档总结

    CDCE706是当今最小、功能最强大的PLL合成器/乘法器/分频器之一。尽管它的物理轮廓很小,但CDCE706非常灵活。它能够从给定的输入频率产生几乎独立的输出频率。 输入频率可以来自LVCMOS、差分输入
    的头像 发表于 09-19 11:30 1211次阅读
    ‌CDCE706 可编程3-<b class='flag-5'>PLL</b><b class='flag-5'>时钟</b>合成器/乘法器/<b class='flag-5'>分频</b>器技术文档总结

    CDCE925 可编程 2-PLL VCXO 时钟合成器技术手册

    CDCE925和CDCEL925是基于模块化PLL的低成本、高性能、可编程时钟合成器、乘法器和分频器。CDCE925和CDCEL925从单个输入频率生成多达五个输出时钟。每个输出都
    的头像 发表于 09-18 15:31 981次阅读
    CDCE925 可编程 2-<b class='flag-5'>PLL</b> VCXO <b class='flag-5'>时钟</b>合成器技术手册

    CDCE937 可编程 3-PLL VCXO 时钟合成器技术手册

    CDCE937和CDCEL937器件是基于模块化PLL的低成本、高性能、可编程时钟合成器、乘法器和分频器。这些器件从单个输入频率生成多达 7 个输出时钟。每个输出都
    的头像 发表于 09-18 15:08 1068次阅读
    CDCE937 可编程 3-<b class='flag-5'>PLL</b> VCXO <b class='flag-5'>时钟</b>合成器技术手册

    为什么使用以下命令初始化系统时钟时,HCLK的时钟无法切换到PLL

    为什么使用以下命令初始化系统时钟时,HCLK的时钟无法切换到PLL
    发表于 08-26 08:22

    智多晶PLL使用注意事项

    在FPGA设计中,PLL(锁相环)模块作为核心时钟管理单元,通过灵活的倍频、分频和相位调整功能,为系统提供多路高精度时钟信号。它不仅解决了时序同步问题,还能有效消除
    的头像 发表于 06-13 16:37 1869次阅读
    智多晶<b class='flag-5'>PLL</b>使用注意事项

    Analog Devices Inc. ADF4382x小数N分频锁相环 (PLL)数据手册

    Analog Devices ADF4382x小数N分频锁相环 (PLL) 是一款高性能、超低抖动、小数N分频锁相环 (PLL)。它集成了压控振荡器 (VCO),是5G或数据转换器
    的头像 发表于 06-04 11:15 1546次阅读
    Analog Devices Inc. ADF4382x小数N<b class='flag-5'>分频</b>锁相环 (<b class='flag-5'>PLL</b>)数据手册