0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Vitis™ Model Composer 2023.1现已更新

XILINX开发者社区 来源:XILINX开发者社区 2023-05-31 10:23 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

概述

Vitis Model Composer 概述

Vitis Model Composer 是一个基于模型的设计工具,不仅可在 MathWorks MATLABSimulink 环境中进行快速设计探索,而且还可通过自动代码生成在 AMD 器件上加速投产进程。

您可以设计您的 DSP 算法并使用高层次性能优化模块对其进行迭代,同时还可通过系统级仿真验证功能正确性。Vitis Model Composer 可通过自动优化将您的设计转换为生产质量级实施方案。

该工具提供一个具有 200 多个 HDL、HLS 和 AI 引擎模块的库,用于在 AMD 器件上设计并执行算法。此外,它还允许将自定义 HDL、HLS 和 AI 引擎代码按模块导入工具。

Vitis Model Composer 为 DSP 提供 AMD 系统生成器的所有功能性,自 2021.1 版起,该系统生成器不再按独立工具提供。

2023.1 关键特性与增强功能

AI 引擎

显著改善了 AI 引擎 DSP 模块的响应性

支持使用非默认构造函数导入 AI 引擎图形

HLS

Windows 平台现在支持 HLS 内核模块

在 HLS 内核模块中,用户可以指定一个输入参数,用作输入参数或输入端口

HLS 内核模块现在支持新数据类型,包括 hls::stream

>、hls::stream、ap_uint 和 ap_int

HDL

支持 Versal 器件的新浮点 DSPFP32 模块。该模块具有快速仿真功能

新增针对 Versal 器件优化的矢量 FFT 浮点模块

Gateway-In AXIS 模块现在支持更广泛的输出数据类型(类似于 Gateway-In 模块)

通用

中心模块的改进

新增配置 AI 引擎并行构建数的选项

新增显示子系统中无效模块列表的机制

新增提供 AI 引擎仿真器选项的域

支持 MATLAB 工具 R2021a、R2021b 以及 R2022a 版本

购买与下载

Vitis Model Composer 可以作为 Vivado ML 标准版或企业版以及 Vitis 统一软件平台的附加许可证购买。

如需评估,请从产品许可网站生成免费的 90 天评估许可证。

可以额外选择 Vitis Model Composer 作为设计工具,其可通过Vivado 安装程序安装,也可通过 Vitis 安装程序安装。

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • HDL
    HDL
    +关注

    关注

    8

    文章

    331

    浏览量

    48814
  • Simulink
    +关注

    关注

    22

    文章

    549

    浏览量

    65428
  • 模型
    +关注

    关注

    1

    文章

    3649

    浏览量

    51713
  • Model
    +关注

    关注

    0

    文章

    343

    浏览量

    26293
  • Vitis
    +关注

    关注

    0

    文章

    154

    浏览量

    8264

原文标题:Vitis™ Model Composer 2023.1 现已更新!

文章出处:【微信号:gh_2d1c7e2d540e,微信公众号:XILINX开发者社区】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    如何在AMD Vitis Unified IDE中使用系统设备树

    您将在这篇博客中了解系统设备树 (SDT) 以及如何在 AMD Vitis Unified IDE 中使用 SDT 维护来自 XSA 的硬件元数据。本文还讲述了如何对 SDT 进行操作,以便在 Vitis Unified IDE 中实现更灵活的使用场景。
    的头像 发表于 11-18 11:13 2814次阅读
    如何在AMD <b class='flag-5'>Vitis</b> Unified IDE中使用系统设备树

    AMD Vitis AI 5.1测试版现已开放下载

    AMD Vitis AI 5.1全新发布——新增了对 AMD Versal AI Edge 系列神经网络处理单元( NPU )的支持。Vitis AI 包含优化的 NPU IP、模型编译工具和部署 API,可在嵌入式平台上实现可扩展的高性能推理。
    的头像 发表于 11-08 09:24 986次阅读

    AMD Vitis AI 5.1测试版发布

    AMD Vitis AI 5.1全新发布——新增了对 AMD Versal AI Edge 系列神经网络处理单元 (NPU) 的支持。Vitis AI 包含优化的 NPU IP、模型编译工具和部署 API,可在嵌入式平台上实现可扩展的高性能推理。
    的头像 发表于 10-31 12:46 492次阅读

    如何在AMD Vitis Unified 2024.2中连接到QEMU

    在本篇文章我们将学习如何在 AMD Vitis Unified 2024.2 中连接到 QEMU。 这是本系列的第 2 篇博文。要了解如何设置和使用 QEMU + 协同仿真,请参阅开发者分享|在 AMD Versal 自适应 SoC 上使用简单的 QEMU + 协同仿真示例。
    的头像 发表于 08-06 17:24 1485次阅读
    如何在AMD <b class='flag-5'>Vitis</b> Unified 2024.2中连接到QEMU

    全新AMD Vitis统一软件平台2025.1版本发布

    全新 AMD Vitis 统一软件平台 2025.1 版正式上线!此最新版本为使用 AMD Versal AI 引擎的高性能 DSP 应用提供了改进后的设计环境。
    的头像 发表于 06-24 11:44 1447次阅读

    使用AMD Vitis Unified IDE创建HLS组件

    这篇文章在开发者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 传统 IDE) 的基础上撰写,但使用的是 AMD Vitis Unified IDE,而不是之前传统版本的
    的头像 发表于 06-20 10:06 1925次阅读
    使用AMD <b class='flag-5'>Vitis</b> Unified IDE创建HLS组件

    如何使用AMD Vitis HLS创建HLS IP

    本文逐步演示了如何使用 AMD Vitis HLS 来创建一个 HLS IP,通过 AXI4 接口从存储器读取数据、执行简单的数学运算,然后将数据写回存储器。接着会在 AMD Vivado Design Suite 设计中使用此 HLS IP,并使用嵌入式 Vitis
    的头像 发表于 06-13 09:50 1285次阅读
    如何使用AMD <b class='flag-5'>Vitis</b> HLS创建HLS IP

    PROTUES仿真no model specified for adc0809,谁有ADC0809的model

    PROTUES仿真no model specified for adc0809,谁有ADC0809的model
    发表于 05-09 13:24

    出现No model specified for J1. 怎么解决?

    在protues 8.9画完原理图后,出现No model specified for J1. [J1] ,其中J1是C8051F020,该怎么解决?
    发表于 04-14 21:21

    Android 16的首个Beta版现已推出,升级功能有这些

    Android 16 的首个 Beta 版现已推出,这是向开发者和早期体验者开放试用的最好时机。您现在可以注册任何受支持的 Pixel 设备,以便以 OTA 方式获取此版本和未来的 Android Beta 版更新
    的头像 发表于 03-14 10:58 1403次阅读
    Android 16的首个Beta版<b class='flag-5'>现已</b>推出,升级功能有这些

    在DLP Composer(TM) 工具中,如何修改Actuator的信源频率?

    在DLP Composer(TM) 工具中,如何修改Actuator的信源频率
    发表于 02-24 06:49

    BLE MESH 智能开关开发 情景模式(睡眠、明亮) 蓝牙model如何分配,如何配置model

    server 和 client model 再加上一个vendor model(对应阿里的那个vendor model),每个继电器元素的模型有generic onoff server mo
    发表于 02-12 23:54

    DAC5672的model 有没有其他格式的?

    DAC问题 谁可以提供DAC5672的 *** model,或提供与DAC5672性能相近的DAC的model 也可以,还是说TI的网站上,对于DAC除了有IBIS格式的,没有其他格式的吗?希望大家给个准信!
    发表于 01-21 06:14

    使用AMD Vitis进行嵌入式设计开发用户指南

    由于篇幅有限,本文仅选取部分内容进行分享。 Vitis 简介 AMD Vitis 工具套件包含多种设计技术,用于开发以 AMD 器件(例如,AMD Versal 自适应 SoC 器件、AMD
    的头像 发表于 01-08 09:33 2166次阅读
    使用AMD <b class='flag-5'>Vitis</b>进行嵌入式设计开发用户指南

    全新AMD Vitis统一软件平台2024.2版本发布

    全新 AMD Vitis 统一软件平台 2024.2 版本已于近期推出。
    的头像 发表于 12-11 15:06 1527次阅读