全新AMD Vitis统一软件平台2025.1版本发布
全新 AMD Vitis 统一软件平台 2025.1 版正式上线！此最新版本为使用 AMD Versal AI 引擎的高性能 DSP 应用提供了改进后的设计环境。
利用 Versal AI 引擎增强设计流程
全新加强的 DSP 库函数、AI 引擎 API 以及对新数据类型的支持
本地内存的平铺参数规范
缩短更换测试平台时的编译时间
使用 DDR 中的乒乓缓冲区加快设计流水线速度
Versal AI Edge 系列 (AIE-ML) 中的其他内存访问增强功能
更容易验证 Versal AI 引擎设计
使用 MATLAB和 Python 对 Vitis 子系统进行功能仿真
使用 Vitis 分析器增强延迟和吞吐量测量
独立 AI 引擎分区的运行时控制
加强了 Vitis Model Composer 针对 AIE DSP 设计的功能
支持顶层 AI 引擎子系统，提升模块化开发能力
Vitis IDE 嵌入式开发更新
支持外部第三方工具链
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
amd
+关注
关注
25文章
5708浏览量
140434 -
AI
+关注
关注
91文章
41284浏览量
302658 -
软件平台
+关注
关注
0文章
39浏览量
10634 -
Vitis
+关注
关注
0文章
158浏览量
8428
原文标题：AMD Vitis™ 统一软件平台 2025.1 现已推出
文章出处：【微信号：gh_2d1c7e2d540e，微信公众号：XILINX开发者社区】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
热点推荐
如何使用AMD Vitis硬件在环功能运行Vitis子系统设计
到目前为止，本文关于 AMD Versal AIE 验证和 AMD Vitis 新的验证功能的研究，所有内容都基于仿真完成。
AMD Power Design Manager 2025.2版本现已发布
AMD Power Design Manager 2025.2 版本现已发布，并正式支持第二代 AMD Versal AI Edge 系列器件和第二代 Prime 系列器件。
全新AMD Vitis统一软件平台2025.2版本发布
AMD Vitis统一软件平台 2025.2 版现已推出，此版本为使用 AMD Versal A
AMD Vivado Design Suite 2025.2版本现已发布
AMD Vivado Design Suite 2025.2 版本现已发布，新增对 AMD Versal 自适应 SoC 的设计支持，包含新器件支持、QoR 功能及易用性增强。
AMD Vitis AI 5.1测试版现已开放下载
AMD Vitis AI 5.1全新发布——新增了对 AMD Versal AI Edge 系列神经网络处理单元（ NPU ）的支持。Vitis
AMD Vitis AI 5.1测试版发布
AMD Vitis AI 5.1全新发布——新增了对 AMD Versal AI Edge 系列神经网络处理单元 (NPU) 的支持。Vitis
AMD Vivado设计套件2025.1版本的功能特性
随着 AMD Spartan UltraScale+ 系列现已投入量产，解锁其功能集的最快途径便是采用最新 AMD Vivado 工具版本（ 2025.1 或更高
新一代嵌入式开发平台 AMD嵌入式软件和工具2025.1版现已推出
AMD 2025.1 版嵌入式软件和工具是面向新一代嵌入式系统开发而打造的综合平台，全面加速概念构想到部署落地。
AMD 2025.1版嵌入式软件和工具的新增功能
AMD 2025.1 版嵌入式软件和工具是面向新一代嵌入式系统开发而打造的综合平台，全面加速概念构想到部署落地。
AMD Power Design Manager 2025.1现已推出
AMD Power Design Manager 2025.1 版（PDM）现已推出——增加了对第二代 AMD Versal AI Edge 和 第二代 Versal Prime 系列的支持，并支持已量产的
使用AMD Vitis Unified IDE创建HLS组件
这篇文章在开发者分享｜AMD Vitis HLS 系列 1 - AMD Vivado IP 流程（Vitis 传统 IDE） 的基础上撰写，但使用的是
AMD Vivado Design Suite 2025.1现已推出
AMD Vivado Design Suite 2025.1 现已推出，支持 AMD Spartan UltraScale+ 和新一代 Versal 器件。这
如何使用AMD Vitis HLS创建HLS IP
本文逐步演示了如何使用 AMD Vitis HLS 来创建一个 HLS IP，通过 AXI4 接口从存储器读取数据、执行简单的数学运算，然后将数据写回存储器。接着会在 AMD Viva
Helix QAC 2025.1 重磅发布！MISRA C:2025® 100%覆盖
Helix QAC 2025.1新增功能 Helix QAC 2025.1实现了对新版MISRA C:2025®标准的 100% 覆盖，并提供对应的合规模块。此版本还扩展了对 CERT C
评论